[SystemVerilog语法拾遗] 关于process类的使用

原创 已于 2023-10-07 16:12:38 修改 · 1.1k 阅读 · 8 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#经验分享 #硬件工程

于 2023-10-07 15:42:01 首次发布
本文详细介绍了SystemVerilog中的process类在fork…join结构中的使用，强调了process对象的创建规则、作为task参数传递以及在UVM_PHASE中的灵活性，通过实例展示了进程声明、获取及控制过程。

[SystemVerilog语法拾遗] 关于process类的使用

我们在[IEEE]SystemVerilog.std.1800-2012官方文档中找到了相关介绍：在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

总结一下关于这个process类的应用，就是在fork…join/join_any/join_none中创建，后续控制具体的相关进程的执行的一个内建类。

有以下几点需要注意：

1、process对象的实例不能使用new，只能调用通过内部的静态函数self()来创建

2、process对象创建必须放在fork…join/join_any/join_none之间开启的进程，否则获取全局进程将毫无意义

3、process的加入使得进程可以作为参数在task间传输，进而使得进程的控制更加灵活，而不必像之前一样通过disable LABEL的方式那样局限（这一点在UVM_PHASE应用极为广泛）

下面通过一个更加具体的例子来对process应用小试牛刀：

最低0.47元/天 解锁文章
Systemverilog中processes的记录
W1Z1Q的专栏
04-08 1666
本文记录了systemverilog中processes的知识点。
systemverilog语法_system verilog中的process类分析
weixin_39575648的博客
01-26 2706
在systemverilog语法中，对进程的控制主要依靠 fork … join/join_none/join_any来完成。使用这三个进程控制语句，基本上可以完成绝大部分控制功能。不过这三个进程不能满足日益复杂的验证需求，systemverilog语法中还提供了额外的一个process进程类，该类能够控制上面三个进程，结合peocess类和fork 进程，可以实现复杂的模型。首先来看一下proc...
SystemVerilog学习笔记（十）：进程/细粒度进程控制
qq_38156104的博客
11-14 1140
进程或线程是作为独立实体执行的任何代码片段。fork-join块创建并行运行的不同线程。在下面的图-1中，可以看到进程的类型和进程控制。
Systemverilog语言（8）-------threads and inter-process communication
Chauncey_wu的博客
03-26 516
1.topics threads :线程 semaphores：信号量 2.threads verilog里面：begin…end（顺序执行） ，fork…join（并发执行）可以构成线程。 fork…join：三个线程同时跑，同时结束（取决于耗时最长的线程） fork…join_any：三个线程同时跑，任何一个线程跑完了就可以跑下面一个线程 fork…join_none：出现的三个线程当做...
systemverilog学习 ---- 进程
weixin_45614076的博客
08-08 500
systemverilog学习 ---- 进程
【SystemVerilog】Fine-grain process control
lbt_dvshare的博客
07-06 730
A process is a built-in class that allows one process to access and control another process once it has started. Users can declare variables of type process and safely pass them through tasks or incor...
[SystemVerilog语法拾遗] 不同类型的数组作为方法参数时使用区别
sunstat的博客
10-07 332
不同类型的数组作为方法参数时使用区别
[SystemVerilog语法拾遗] 一文讲清楚SystemVerilog中的阻塞赋值与非阻塞赋值
sunstat的博客
03-22 2523
一文讲清楚SystemVerilog中的阻塞赋值与非阻塞赋值
《systemverilog语法练习题集精编版》
06-28
为了让初学者能够快速掌握SystemVerilog语法，本练习集精心设计了三个由浅入深的小实验，旨在通过实践操作帮助学习者巩固理论知识，深入理解SystemVerilog在描述和验证数字系统中的应用。 在第一个实验lec1中，学习...
systemverilog语法练习
11-28
本练习集旨在帮助新手快速入门并熟练掌握SystemVerilog（SV）语法，通过三个逐步进阶的小实验，让学习者在实践中巩固理论知识。 lec1 - 基础语法与数据类型 在这个阶段，你会接触到SystemVerilog的基础语法，如变量...
记录几个SystemVerilog的语法——进程和操作符
最新发布
W1Z1Q的专栏
07-23 1020
本文记录了SystemVerilog中进程和操作符相关的一些知识点
system verilog 进程与通信
dadazhuang的博客
11-29 759
1.task 与 functions (1.1)task 任务可以包含参数声明、输入参数、输出参数、输入参数、寄存器、事件和零或多个行为语句。任务可以是static（静态的）也可以是automatic（动态的）。静态任务为所有任务调用共享相同的存储空间，动态任务为每个任务调用分配唯一的堆叠存储空间。 SV允许： 在静态任务中声明动态变量，也可以在动态任务中声明静态变量； 声明端口的更多功能； 在任务结束前使用return返回； (返回值是什么？？？) 通过引用、值、名称和...
【SystemVerilog基础】3. 过程块和方法
托马斯的博客
06-30 618
sv绿皮书第三章知识点
systemverilog学习（6）并发进程与内部通信
weixin_30735391的博客
05-17 1640
sv提供了下列处理并发进程的能力： 　　　　fork...join并发结构， 　　　　通过mailbox实现进程间的通信， 　　　　通过semaphore实现进程互斥与仲裁， 　　　　通过event实现进程之间的同步 一：fork...join fork...join能够启动产生多个并发进程，提供三种并发方式：fork...join,fork...join_any,fork...jo...
SystemVerilog Constants、Processes
cckkppll的博客
03-06 1419
SystemVerilog Constants、Processes
taskkill无法终止进程 拒绝访问_SystemVerilog中的Process（2） 进程的控制
weixin_39744606的博客
12-05 1386
来都来了不关注一下吗来源| 杰瑞IC验证(ID:Jerry_IC)|原创作者| 老黄鸭Hello everybody，我们接着上期的Process(1)-产生进程的方式(点击跳转)继续讲解SystemVerilog中对于process的多种控制方式。本期黄鸭哥主要给大家讲解 named block、wait_order、wait_fork、disable，还有SystemVerilog...
#systemverilog#进程控制问题#（六）进程监视
那么菜的博客
07-07 505
当再次经过100个timeunit时，调用kill()终止了process_2的继续执行，从这里可以看出，要终止一个进程，除了disable、disable fork之外，还可以调用process.kill()。调用status()可以获取到process_1和process_2进程的执行状态，在100个timeunit的时候，process_1已经执行结束，而process_2则处于阻塞状态；图9展示了这三个method的用法，通过self()获取进程的句柄，然后传递给定义的两个process类；
Verilog——入门进程学习（三）
Xa_L
03-07 3305
运算符与表达式算术运算符： Verilog HDL语言的运算符范围很广，其运算符按其功能可分为以下几类: 算术运算符(+,－,*，/,％) 赋值运算符(=,<=) 关系运算符(>,<,>=,<=) 逻辑运算符(&&,||,!) 条件运算符(????? 位运算符(,|,^,&,^) 移位运算符(<<,>>) 拼接运算符({ }) 其它 在Verilog HDL语言中运算符所带的操作数是不同的
SystemVerilog语言简介(四)
aaaaatiger--寻路
07-28 1616
SystemVerilog语言简介(四)  23. 动态过程   Verilog通过使用fork-jion提供了一种静态的并发过程。每一个分支都是一个分离的、并行的过程。fork-jion中任何语句的执行必须在组内
systemverilog process类
05-09
### SystemVerilog 中的 Process 类及其用法 SystemVerilog 提供了一种面向对象编程的方式，允许开发者定义自己的类（class），并通过继承和封装实现复杂的设计需求。Process 类是一种特殊的类，它模拟硬件中的并发进程行为。这种机制使得在验证环境中建模复杂的控制流变得更为直观。 #### 创建自定义 Process 类 为了更好地管理仿真过程中多个线程之间的交互关系，可以借助 `process` 类型的对象来表示每一个独立的任务单元。下面是一个简单的例子说明如何声明并初始化这样一个实体： ```systemverilog class MyProcess extends uvm_component; // 继承自UVM组件基类 function new(string name, uvm_component parent); super.new(name,parent); endfunction task run_phase(uvm_phase phase); fork begin : proc_thread_1 repeat(5) @(posedge vif.clk) begin $display("%t Thread 1 running",$time); end end begin : proc_thread_2 forever begin #(10ns); $display("%t Thread 2 running",$time); end end join_any // 当任意一个子任务完成后即退出整体循环 disable proc_thread_1; // 明确停止第一个分支的操作序列 endtask endclass ``` 在这个案例中，我们创建了一个名为 `MyProcess` 的新类，并重载了它的默认构造函数以及实现了 `run_phase()` 方法。此方法内部包含了两个不同的线程逻辑分别代表两种不同步调的工作模式[^1]。 #### 使用 Factory Mechanism 实例化 Processes 当项目规模增大时手动配置各个模块会显得十分繁琐低效因此推荐采用工厂模式来自动生成所需的实例。这里简单介绍下启用 factory override 后的情况: ```systemverilog uvm_factory factory = uvm_coreservice_t::get().get_factory(); factory.set_inst_override_by_type(MyProcess::get_type(), "top.dut.proc", ExtendedProc::get_type()); // 将顶级层次下的 dut 子节点proc 替换为我们扩展版本ExtendedProc ``` 这样做的好处是可以灵活调整实际部署到系统里的具体类型而不必修改源码本身[^2]。 #### 关联至真实世界应用背景 回到最初提到的职业描述文档内容来看，在从事 PCIe 或 USB 接口 IP 子系统的开发工作中不可避免需要用到类似的高级抽象手段去构建清晰易懂又健壮可靠的解决方案框架[^3]。比如针对某项特定功能块制定详尽的技术规格说明书之后再据此展开详细的RTL级电路绘制同时配套编写相应的测试平台脚本等等环节都需要紧密配合起来才能最终达成预期效果。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值