封装测试
关注
分享
扫一扫
文章平均质量分 78
封装测试
2.5D
3D
TSV
阿拉伯梳子
2001-2011: 专精于功能设计、需求分析和架构设计，为技术领域的多面手。
2011-2017: 转型至管理岗位，积累了丰富的产品开发、需求管理、项目管理和售前支持经验。
2017-2021: 深入半导体行业，涉猎拉晶、外延片、晶圆制造等多个环节，并在项目管理、客户管理及售前支持方面继续精进。
我的职业生涯就像一部不断升级的科技产品，从最初的功能设计到管理经验的积累，再到深入半导体行业的探索，最后成为专家顾问，仿佛一直在追赶最新的科技潮流。不过，我得承认，虽然在不断的进步，但我的发际线却没有跟上步伐，看来我是用头发换经验了。
展开
-
关于FC设备Map 系统的一些需求思考
FC设备 需要读取 Wafermap（所有情况） 以及 Stripmap（多Unit情况下，Strip 不良识别还可以通过物理方式）这句话描述的是半导体制造和测试环节中两种不同的缺陷检测和分析方法，主要涉及晶圆（Wafer）和条状单元（Strip）的检测技术。原创 2025-02-12 14:55:40 · 453 阅读 · 0 评论 -
先进封装-单unit和多unit基板？
单unit基板通常指一个整体的、不可分割的基板结构，而多unit基板则可能包含多个独立的单元或结构，这些单元可以是分层的、拼接的或集成的。多unit基板可以通过多层布线和高密度互连技术，在有限的空间内实现更多的电路连接，大大提高了电路的集成度。综上所述，多unit基板在小型化、高性能、高集成度、散热和可靠性等方面具有显著优势，适用于对性能和空间要求较高的电子产品。例如，多芯片组件（MCM）技术可以将多个裸芯片安装在同一块基板上，省去每个芯片的封装材料和工艺，从而减小体积和重量。原创 2025-02-12 14:46:48 · 343 阅读 · 0 评论 -
倒装芯片（Flip Chip）的工艺流程
在开始工艺之前，需要对晶圆表面进行清洗，去除有机物、颗粒、氧化层等污染物，通常采用湿法或干法清洗的方式。：在晶圆上沉积底部金属层（UBM），通常是通过磁控溅射的方法制作，以Ti/Cu的种子层最为常见。：在芯片周围滴涂底填料，底填料会通过毛细作用填满芯片与基板之间的间隙，增强芯片与基板的连接强度。：去除除凸点区域以外的UBM金属层（Ti/Cu），只保留在凸点下方的金属。：对光刻胶进行光刻，以决定凸点的形状和尺寸，这一步是打开待电镀的区域。：完成电镀后，去除剩余的光刻胶（PR），露出之前覆盖的金属种子层。原创 2024-10-13 18:39:45 · 1424 阅读 · 0 评论 -
主要的封装方式图文说明
额外的空间（扩展的占地面积）允许更多的连接和灵活性（互连），使其成为具有更多增长空间的家庭（高级移动设备）的理想选择。房间通过直接接触点（焊料凸点）连接，允许更快、更高效的旅行（更好的电气性能），非常适合成员多的大家庭（更高的 I/O 数量）。想象一下，一个完全建在工厂里的公寓大楼（晶圆），只有在所有单元都准备好后，它们才会被分离并单独发送出去（芯片被单独发送）。想象一下，一栋房子平放在地面上，没有可见的柱子，但由于地面和底座紧密接触（封装和 PCB 之间的表面接触），它保持原位。原创 2024-10-13 18:35:11 · 1446 阅读 · 0 评论 -
先进封装技术 Part03---重布线层（RDL）的科普
RDL是一种在芯片封装过程中用于重新分布电气连接的技术。它通过在芯片表面或中介层上形成额外的布线层，重新分配芯片的I/O（输入/输出）位置，以适应不同的封装需求和提高电气连接的灵活性。原创 2024-10-09 21:00:22 · 2487 阅读 · 0 评论 -
先进封装基础知识
想象一下，芯片就像是电脑或手机的大脑，但它非常脆弱，需要被保护起来。芯片封装就是给芯片穿上一件“保护衣”，这件“保护衣”不仅可以保护芯片，还能帮助芯片与外部世界进行沟通。原创 2024-09-22 19:21:09 · 643 阅读 · 0 评论 -
12寸和8寸封装线的差异点
12英寸晶圆更适用于高性能计算、存储器和高端逻辑芯片的生产，而8英寸晶圆可能更多用于成熟工艺和特定应用领域。- 12英寸晶圆生产线需要更昂贵的设备和更高的初始投资，但由于更高的产量，长期来看可能具有更好的经济效益。- 12英寸晶圆拥有更大的面积，相比8英寸晶圆，可以切割出更多的芯片，从而提高产量和降低单个芯片的成本。- 8英寸晶圆生产线可能更多服务于特色工艺和利基市场，而12英寸晶圆生产线则更侧重于主流和高性能市场。- 由于晶圆面积的增加，12英寸晶圆生产线通常具有更高的生产效率和更低的单位芯片成本。原创 2024-06-27 16:07:48 · 1990 阅读 · 0 评论 -
先进封装技术的一些优缺点探讨
半导体封装技术是半导体制造过程中的关键环节，它不仅保护了芯片免受物理损伤，还提供了电气连接和散热功能。随着技术的发展，出现了多种先进的封装技术，每种技术都有其特定的应用场景和优缺点。原创 2024-06-09 22:24:33 · 1195 阅读 · 0 评论 -
半导体Wafer Map-“Ink-Less Format“概述
通过在Wafer Map软件中实现Ink-Less Format的业务，可以提高半导体制造过程的效率，减少对墨水和打印设备的依赖，同时可能提高标记的持久性和准确性。- 在Wafer Map的用户界面中展示无墨格式数据，通常以图形化的方式表示，如不同颜色或图案标记不同的测试结果。- 将解码后的数据传输到Wafer Map软件中。- 将解析出的数据与Wafer Map中的晶圆信息进行匹配，确保数据对应正确的晶圆和芯片位置。- 将验证后的数据存储在Wafer Map软件的数据库中，确保数据的完整性和一致性。原创 2024-05-30 19:56:06 · 2318 阅读 · 0 评论 -
生产车间PDA应用之_03_工序优化（DA/WB）
操作工可以使用PDA记录清洁过程的详细信息，包括清洁剂的种类、使用量、清洁时间等，确保清洁过程符合标准。- 通过PDA扫描晶圆片和基板的条形码或二维码，快速准确地获取材料信息，实现材料的实时跟踪和管理。- PDA可以显示点胶的具体参数和贴装位置的精确坐标，帮助操作工更加精确地执行点胶和贴装作业。- 操作工可以使用PDA记录检查结果，包括芯片位置的准确性、粘合剂的状态等，快速反馈质量问题。- PDA可以根据芯片和基板的规格自动设置引线键合机的参数，减少人为错误，提高设置效率。原创 2024-05-22 10:24:08 · 1004 阅读 · 0 评论 -
DA和WB工序中的具体作业步骤
在半导体封测厂中，后制程的DA（Die Attach）和WB（Wire Bonding）工序指的是：1. DA（Die Attach，芯片贴装或芯片键合）：这一工序涉及将切割后的晶圆片（裸片）固定到封装基板上。这是封装过程中的一个关键步骤，晶圆片（Die）通过粘合剂（如环氧树脂）被精确地放置在引线框架或基板的指定位置上。DA工序确保了芯片与外部电路的物理连接，并且对于后续的电气连接和芯片的机械保护至关重要。原创 2024-05-22 10:10:31 · 3217 阅读 · 0 评论 -
芯片量产导入知识
从芯片功能设计到生产制造、测试等环节，每一个环节都至关重要。对于保障大规模发货后芯片指标表现的一致性，以及产品应用生命周期内的稳定性和可靠性，需要考虑多种因素。以下是一些相关的观点：可量产性设计：在设计阶段，就需要考虑到后期的生产、测试等环节。设计应当简洁、明确，易于制造和测试。同时，设计应符合产品的实际需求，避免过于复杂或超前的设计，这不仅会增加制造成本，还可能影响产品的稳定性和可靠性。工艺和封装选择：不同的芯片工艺和封装方式会对芯片的性能、功耗、稳定性等产生影响。原创 2023-12-09 21:02:12 · 3602 阅读 · 0 评论 -
Wafer Map软件中-Special Rule
通过在Wafer Map软件中实现这些Special Rule建模，可以提高半导体CP段的测试精度和质量控制水平，从而提升整体的生产效率和产品良率。- 实现一个规则引擎，允许用户根据需要自定义特殊规则，如特定的测试参数组合、测试结果的逻辑关系等。- 对于电学参数，如电压、电流、频率等，设定参数的上下限，超出范围的DUT将被标记为不合格。- 对于发现的故障，软件需要能够记录故障模式，并提供故障分析工具，帮助工程师理解故障原因。- 实现报警系统，当连续N片Wafer的良率低于预设阈值时，自动通知相关人员。原创 2024-05-16 16:32:19 · 742 阅读 · 0 评论 -
晶圆级先进封装简述
**Fanout**: 这种技术涉及在芯片的外围形成一个额外的层，该层可以容纳更多的I/O点和布线，从而提高芯片的连接能力和性能。- **2.5D-TSV**: 2.5D封装通常涉及一个中介层（如硅中介层或有机基板），TSV用于连接芯片和中介层，实现水平方向的集成。- **集成优势**: 2.5D Fanout封装允许在不改变芯片设计的情况下增加功能的灵活性，可以集成更多的逻辑电路、内存或甚至其他小型芯片，以形成一个完整的系统。这种封装技术需要先进的制造工艺来确保焊盘的精确定位和连接的可靠性。原创 2024-05-08 09:53:59 · 1110 阅读 · 0 评论 -
半导体成品测试详述（Final Test，简称FT）
FT测试(成品测试)主要使用仪器为测试机(teste0) 和分选机(Handed):分选机主要作用是机械手臂，自动夹取待测芯片，放在可临测区域，等到测试机完成测试后，根据测试结果，将芯片放置到对应区域，如好品区、坏品区等。FT测试的原理是通过将芯片安装在实际或模拟的应用环境中，并通过测试设备（如测试机Tester和分选机Handler）施加输入信号并检测输出信号，以判断芯片功能和性能是否达到设计要求。在测试过程中，测试机通过与芯片的引脚连接，发送特定的测试模式或信号，并监测芯片的响应。原创 2024-04-16 12:05:37 · 8556 阅读 · 0 评论 -
关于半导体检测知识的梳理分享
贯穿于半导体全产业链，包括失效分析（FA）、材料分析（MA）、可靠性分析（RA）等，主要是运用物性分析、电性分析、表面分析、化学分析等多类型检测技术，针对失效样品进行缺陷定位与故障分析，帮助客户实现问题判定，加速产品研发与工艺升级，提高产品良率和生产效率。主要应用于晶圆加工制造环节，检测对象是制造过程中的晶圆，通过对制造过程中每一晶圆的测量薄膜厚度、关键尺寸、检查晶圆图案缺陷等方面的质量进行量测或检查，确保工艺符合预设的指标，防止出现偏差和缺陷的不合格晶圆进入下一道工艺流程。原创 2024-04-16 10:17:01 · 957 阅读 · 0 评论 -
先进封装与传统封装和CU-CU混合键合的应用
而Cu-Cu混合键合的连接具有更高的强度和稳定性，可有效地提高封装的可靠性和稳定性。封装领域的一个突出进步是3D Cu-Cu混合键合技术，它提供了一种高密度、低成本、高性能的方案，可以有效提高封装的可靠性和稳定性，同时降低成本和尺寸。另外，随着焊料凸点间距的缩小，用于接合的凸点高度和表面积的减小使得建立可靠的电连接变得越来越困难，需要精确的制造工艺来避免误差。3D封装：在芯片堆叠封装中，通过Cu-Cu混合键合实现芯片之间的互连，将多个芯片堆叠在一起，从而在有限的空间内增加更多的功能和性能。原创 2024-03-31 21:19:58 · 1189 阅读 · 0 评论 -
功率半导体IGBT模块封装工艺
将锡膏按设定图形印刷于散热底板和DBC铜板表面，为自动贴片做好前期准备 印刷效果；将IGBT芯片与FRED芯片贴装于DBC印刷锡膏表面；IGBT封装环节包括：丝网印、贴片、键合、功能测试等环节。这其中任何一个看似简单的环节，都需要高水准的封装技术和设备配合完成。例如贴片环节，将IGBT芯片与FRED芯片贴装于DBC印刷锡膏表面。这个过程需要对IGBT芯片进行取放，要确保贴片良率和效率，就要求以电机为核心的贴片机具有高速、高频、高精力控等特点。原创 2024-03-22 17:07:47 · 3429 阅读 · 0 评论 -
STDF文件标准在半导体的应用
stdf：(Standard Test Data Format)通用测试数据格式STDF文件标准:晶圆工艺流程、工艺参数、工艺控制、缺陷管理、工艺模拟和优化及文件格式规范。原创 2024-03-06 15:33:40 · 836 阅读 · 0 评论 -
Wafer晶圆封装工艺介绍
芯片上的IC管芯被切割以进行管芯间连接，通过引线键合连接外部引脚，然后进行成型，以保护电子封装器件免受环境污染（水分、温度、污染物等）；保护芯片免受机械冲击；提供结构支撑；提供电绝缘支撑保护。它可以更轻松地连接到PCB板上。目的Purpose:Make the wafer to suitable thickness for the package将芯片制作成适合封装的厚度MachineMaterialUV TapeControlCheck。原创 2023-12-25 12:08:12 · 2971 阅读 · 0 评论 -
一文了解半导体检测的利器—探针台
除探针台外，晶圆检测环节还需要使用测试仪/机，测试仪/机用于检测芯片功能和性能，探针台实现被测芯片与测试机的连接，通过探针台和测试机的配合使用，可以对晶圆上的裸芯片进行功能和电参数测试或射频测试，可以对芯片的良品、不良品的进行筛选。对于带有多个芯片的晶圆，使用者可以抬起压盘，压盘将探针头与芯片分开，然后将工作台移到下一个芯片上，使用显微镜找到精确的位置，压板降低后下一个芯片可以进行测试。探针台可以将电探针、光学探针或射频探针放置在硅晶片上，从而可以与测试仪器/半导体测试系统配合来测试芯片/半导体器件。原创 2023-12-08 12:04:53 · 2884 阅读 · 0 评论 -
晶圆测试工艺介绍
handler做分类动作。随着测试芯片的要求逐步提高，从对电流，电压，电阻的测试需求，到后来的功能，频率，AD\DA等需求，测试机的测试单元也越来越复杂，测试机的更新换代也逐步加快，不同的测试机的测试硬件板卡和测试软件系统都不尽相同，测试工程人员需要不断地更新测试机的知识，学习新型测试机的架构和软件特点，选择适合客户产品的高性价比的测试机系统。芯片测试和针卡的关系（针卡是被动治具，起到转接测试机信号和芯片Pad联通的关系，PCB上的排插和金属点位连接测试机的测试信号，PCB下的针位连接芯片的PAD）原创 2023-12-07 20:01:30 · 4536 阅读 · 0 评论 -
半导体WAT、CP、FT的概念及周边名词解释
可以更直接的知道Wafer 的良率。。现在对于一般的wafer工艺，很多公司多把CP给省了，减少成本。CP对整片Wafer的，而FT则对封装好的Chip来测试。CP Pass 才会去封装。然后FT，确保封装后也Pass。，对专门的测试图形（test key）的测试，通过电参数来监控各步工艺是否正常和稳定；原创 2023-12-06 16:07:17 · 9844 阅读 · 0 评论 -
半导体封装之倒装封装 （Flip Chip）
准确的说它是指连接新pad和旧pad的这一层，但是大家在使用的时候，就不再区分，直接把这个过程叫做RDL。不是先把晶圆切割成单个die，再进行封装，而是先针对晶圆进行封装，封装好后，再切割。要想长金球，首先要做的就是重新布局芯片pad的的位置，利用和芯片制造中相同的后段技术，将边缘部位的pad，安排到芯片中央来。大体思路就是将芯片的pad通过导线（红色）借接出来，然后在想要的位置上重新做一个pad，实际图形长这样子，中间的哪些深色部分就是导线。长金球的过程就不再多说了，和芯片制造工艺中的曝光，刻蚀差不多。原创 2023-12-03 16:41:15 · 9892 阅读 · 0 评论 -
MEMS制造的基本工艺——晶圆键合工艺
在两个基板上施加 500 至 1,500V 的电压，同时玻璃保持在负电势，导致玻璃中的移动正离子（主要是 Na + ）从硅-玻璃界面向阴极迁移，留下固定的负离子。玻璃中固定的负离子与硅片的正电荷之间的静电引力将两个基板固定在一起，并促进玻璃与硅的化学键合。键合温度、时间和压力是共晶键合最重要的参数，共晶键合可以在较低的加工温度和最小的合成应力下实现高键合强度。硅直接键合，也称为硅熔合键合，是一种能够牢固地连接两个硅片的工艺，主要利用机械力和高于700摄氏度的高温将两个硅片键合在一起。原创 2023-11-22 17:25:38 · 7628 阅读 · 0 评论 -
wafer sort 的概念
而且通常在芯片封装时，管脚会被封装在内部，导致功能无法在封装后进行测试，只能在CP中测试。晶圆测试是对晶片上的每个晶粒进行针测，在检测头装上以金线制成细如毛发之探针（probe），与晶粒上的接点（pad）接触，测试其电气特性，不合格的晶粒会被标上记号，而后当晶片依晶粒为单位切割成独立的晶粒时，标有记号的不合格晶粒会被洮汰，不再进行下一个制程，以免徒增。测试的设计人员在探索如何将测试流程更加简化而有效，例如在芯片参数评估合格后使用简化的测试程序，另外也可以隔行测试晶圆上的芯片，或者同时进行多个芯片的测试。原创 2023-11-17 09:57:36 · 2159 阅读 · 0 评论