【Lattice】关于lattice的lvds管脚约束的注意事项

Ethan_WC

已于 2022-02-22 14:03:25 修改

阅读量2.8k

点赞数

分类专栏： FPGA经验、总结以及debug记录文章标签： lvds fpga

于 2022-02-22 11:06:14 首次发布

本文链接：https://blog.youkuaiyun.com/qq_41186941/article/details/123063780

版权

FPGA经验、总结以及debug记录专栏收录该内容

16 篇文章

订阅专栏

在Lattice ECP5 FPGA平台上，LVDS接口的配置需要注意差分对必须在同一bank中，否则会导致错误。错误信息提示DDR接口被锁定在非相邻bank。解决LVDS解码问题，特别是在DE、HSYNC和VSYNC信号出现混乱时，可以在lvds_rx管脚设置内置差分电阻，此方法成功解决了画面跳动的问题。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

(2019-03-11)
平台: lattice ecp5 LFE5U-25F-BG381

关于lattice的lvds

=====================================
报错：
在这里插入图片描述
ERROR - par: A generic DDR interface has been locked to bank(s) 3,6, which are not neighbors; therefore, the interface cannot be covered by an ECLK signal per device architecture.

》》》其实是
① 同一组里边的差分对，比如[7:0]lvds_o,这八对差分对(同一个lvds[7:1])只能在同一个bank中,否则就会报错。(Lattice)
在这里插入图片描述
② LVDS的TX只能接在BANK AB上
而RX，则可以接在BANK AB上也可以接BANK CD