- 博客(11)
- 资源 (6)
- 收藏
- 关注
RSS订阅原创 LVDS7:1解决方案
xilinx：参考XAPP585、XAPP1315，及其用例。lattic：使用IP核 GDDR_7:1。安路：参考IPUG101_LVDS7_1。
2023-09-15 17:31:58
707
原创 笔记：QSPI 中 feedback clock作用
ZYNQ PS核配置时，1、若QSPI使用频率大于FQSPICLK2时，必须勾选feedback clk。feedback clk相应PIN脚，需悬空或接上、下拉，不可以接任何负载。FQSPICLK2具体值可以参考DS187。2、若QSPI使用频率小于FQSPICLK2时，不可以勾选feedback clk。feedback clk相应PIN脚，可以当做普通IO使用。参考：AR#51063...
2021-02-25 20:36:57
3399
原创 FPGA笔记 2021-1-11 16:44:43
当不关心某些bit位时，可以使用casex，节省资源例：case(sel)4'bxxx1: y = x1;4'bxx1x: y = x2;4'bx1xx: y = x3;4'b1xxx: y = x4;default: y = x5;endcase
2021-01-11 16:45:10
138
原创 每天学习一个FPGA小技巧 3
问题描述： 硬件设计时，网口将来可能给PS用也肯给PL用。解决方法：如果网口挂在PS，PL就不可以使用该网口。网口挂在PL，PL可以直接使用。PS可以通过EMIO把ETH接口引出到PL，PL部分调用GMII_TO_RGMII IP核，就可以把PS的ETH接口连接到网口上。...
2021-01-05 13:38:04
181
原创 每天学习一个FPGA小技巧 2
ZYNQ中PL 给PS的中断（IRQ）PS中断编号从61开始，共16个中断接口。UG585手册中可以查询到 ICDICFR3中断寄存器地址 0XF8F01C0C01：高电平触发11：上升沿触发
2020-11-19 20:51:06
287
原创 每天学习一个FPGA小技巧 1
编写激励文件时，常常需要把数据加载进来。可以使用matlab把数据print到txt文档，再调用。解决办法：1、matlab打印数据到txt。fid = openf('e:\img_col.txt','w');for i = 1:row %根据图像高度 fprintf(fid,'%x\n',img(i,printf_col)); %指定要打印的列图像数据（printf_col某一列）endfclose(fid);2、verilog调用。只能读取16进制或2
2020-10-30 11:42:51
151
原创 MATLAB 积少成多 1
一幅图像，想查看每一列数据情况。解决办法：for循环绘制列数据，绘制出来后不能立即绘制下一列，需要暂停一段时间。pause(time)time单位为秒，可以是小数。
2020-10-26 20:50:24
97
原创 MATLAB 积少成多 0
动态绘制数据时，坐标轴根据数据范围不断变化，想固定坐标轴。解决办法：plot后添加 axis函数。axis（[xmin xmax ymin ymax]）
2020-10-26 16:02:29
113
原创 每天学习一个FPGA小技巧 0
把学习到的知识总结下来。BRAM位宽为18bit当存储一个20bit位宽的数据时，综合工具会使用两个RAMB18，导致BRAM无法有效利用。改进方法：使用一个RAMB18 和 分布式RAM来存储。
2020-10-22 11:02:02
262
verilog语言实现电子琴
2018-02-03
libCseDigilent_2.5.2-x86-x64-Windows
2017-04-19
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人