4、实时系统中的静态时序分析与相关技术探索

实时系统中的静态时序分析与相关技术探索

静态时序分析的优化与性能提升

在对实际处理器的流水线模型和工业规模程序进行高效符号分析时，我们采用了一系列优化策略。这些策略结合了符号模型检查中著名的优化方法，以及利用处理器和程序特性的特定领域优化。

处理器特定的优化遵循以下通用模式：
- 减少组件表示大小 ：通过省略与时序无关的信息来实现。例如，英飞凌TriCore处理器的预取缓冲区在硬件中使用16字节，但与时序相关的信息仅需16位即可存储。
- 静态预计算信息 ：以英飞凌TriCore处理器为例，对于未解决的数据依赖导致的流水线停顿条件，可以通过数据流分析进行预计算。在符号表示中，每条流水线仅需一个状态位来编码此类停顿。

对于程序中使用的大量32位指令和数据地址，我们基于两个观察进行优化：
- 每个程序通常仅使用地址空间的一小部分。
- 单个基本块的执行轨迹计算仅需要关于相邻块的有限信息。

基于第一个观察，我们对程序中使用的所有地址进行紧凑枚举，并使用与使用地址集大小成对数关系的状态位来编码这些地址，从而显著减少所需的状态位数量。然而，符号表示的大小仍然依赖于分析程序的大小。利用第二个观察，我们在符号计算抽象执行轨迹时，仅枚举当前基本块范围内的地址。不同基本块的流水线状态中不兼容的地址编码可以在定点迭代期间使用符号图像计算进行转换。

我们通过抽象流水线模型的符号表示增强了现有的静态时序分析框架。原型实现集成到商业WCET分析工具aiT中，并采用了英飞凌TriCore处理器的模型。该模型在aiT中进行了开发和测试，使得两种实现之间能够