4、实时系统静态时序分析及相关技术研究

实时系统静态时序分析及相关技术研究

1. 静态时序分析的优化与性能提升

在对实际处理器的流水线模型和工业规模程序进行高效符号分析时，我们采用了多种优化策略。
- 处理器特定优化 ：
- 减少组件表示大小 ：通过省略与时序无关的信息来实现。例如，英飞凌TriCore处理器的预取缓冲区在硬件中使用16字节，但与时序相关的信息仅需16位即可存储。
- 静态预计算信息 ：以TriCore处理器为例，对于未解决的数据依赖导致的流水线停顿条件，可以通过数据流分析进行预计算。在符号表示中，每条流水线仅需一个状态位来编码此类停顿。
- 程序相关优化 ：
- 地址编码优化 ：基于每个程序通常只使用地址空间的一小部分这一观察，我们对程序中使用的所有地址进行紧凑枚举，然后使用与使用地址集大小成对数关系的状态位对这些地址进行编码，这显著减少了所需的状态位数。
- 消除对程序大小的依赖 ：虽然符号表示的大小通常依赖于分析程序的大小，但我们可以利用单个基本块执行轨迹的计算仅需要相邻块的有限信息这一特性来消除这种依赖。在符号计算抽象执行轨迹时，我们仅枚举当前基本块范围内的地址。不同基本块流水线状态中不兼容的地址编码可以在定点迭代期间使用符号图像计算进行转换。

我们将抽象流水线模型的符号表示集成到现有的静态时序分析框架中。原型实现集成到商业最坏情况执行时间（WCET）分析工具aiT中，并采用了英飞凌TriCore处理器的模型。通过对一组工业基准测试