41、垂直隧道场效应晶体管（TFET）的ION和双极电流设计与分析

垂直隧道场效应晶体管（TFET）的ION和双极电流设计与分析

传统TFET的局限性

传统TFET存在一些明显的局限性，主要体现在制造成本方面：
- 高昂的制造预算 ：TFET制造过程中采用了漂移和离子注入技术，这些技术成本高昂，导致整体制造成本增加。
- 昂贵的热退火技术 ：制造过程还需要使用昂贵的热退火技术，进一步提高了制造成本。

垂直TFET的优势

垂直TFET具有诸多优势，使其在半导体领域具有很大的应用潜力：
- 突破MOSFET限制 ：垂直TFET消除了MOSFET 60 mV/dec的限制，具有非常小的亚阈值斜率范围。这使得设计流程和掺杂分布情况发生了变化，亚阈值斜率成为决定器件特性的重要参数。
- 高ION/IOFF电流比 ：垂直TFET有助于找到最大的ION/IOFF电流比，这对于提高器件性能至关重要。
- 可扩展性强 ：根据国际半导体技术路线图（ITRS）的半导体缩放要求，与横向TFET相比，垂直TFET的可扩展性是其主要优势。

垂直结构与横向结构的比较

横向TFET和垂直TFET在性能上存在差异：
|结构类型|优点|缺点|
| ---- | ---- | ---- |
|横向TFET|不存在寄生隧穿问题|隧穿电流密度远小于垂直结构，且当栅极缩小时，源极和漏极之间会发生直接隧穿，导致漏电流增加|
|垂直TFET|隧穿电流密度大|难以达到理想的电流密度|

提出的器件参数和仿真模型

提出的垂直隧道FET（VTFET）具有以下参数和仿真模型：
- 器件结构 ：由硅材料的源极、沟道和漏极组成，在沟道中引入了10 nm的硅 - 锗层以增强输入特性。器件沟道长度（L）为40 nm，源极和漏极长度为30 nm。
- 仿真参数 ：采用金属栅极功函数（fm）为4.15 eV，HfO2作为2 nm厚的氧化物层。源极掺杂浓度为5 × 1020 cm−3（p++型），沟道掺杂浓度为1 × 1015 cm−3（n+型），漏极掺杂浓度为1 × 1018 cm−3（n++型）。
- 仿真模型 ：使用2 - D和3 - D模拟器，采用非局部路径带 - 带隧穿模型，不考虑量子效应。同时，还使用了Lombardi迁移率模型和标准Shockley - Read - Hall复合模型。

设计方法

如今，有许多2D和3D仿真工具可用于设计电子设备，如Sentaurus TCAD。它基于有限元方法（FEMs），通过物理机制评估器件制造及其参数（电气特性），提供虚拟制造和表征设施，无需实际制造过程即可了解器件的实际行为。

Sentaurus TCAD工具

Sentaurus TCAD工具是一种制造和商业标准的仿真工具，具有以下三个框架：
- Sentaurus Workbench ：为半导体研究和工程的新参数器件设计、开发、组织和运行仿真提供单一用户界面平台，集成了所有Sentaurus仿真工具。
- Sentaurus Structure Editor ：是二维和三维的器件编辑器，可使用多边形、长方体、矩形、圆柱体和球体等几何图元创建各种3D器件结构，还可进行网格划分。
- Sentaurus Visual ：用于以2D和3D视图生成有启发性的信息，是一个交互式工具，可用于探索和分析数据，生成高质量的设计和计算机图形，并在网络上展示结果。

器件设计步骤框架

Sentaurus TCAD是用于设计拟议器件的2 - D和3 - D设计仿真工具，其设计步骤如下：

graph LR
    A[设计规格] --> B[提出纳米级器件]
    B --> C[器件I/V特性仿真]
    C --> D[数学建模]
    D --> E[优化设计以获得最高Ion/Ioff比]
    E --> F[与拟议器件的验证比较]

器件设计的具体步骤和模型

在器件设计过程中，需要考虑以下具体步骤和模型：
1. 输入语句 ：包括网格划分、材料选择、区域选择、电极形成、掺杂等。
2. 模型选择 ：
- 带 - 带隧穿模型 ：分为局部BTBT模型和非局部BTBT模型，非局部BTBT模型由WKB开发，也称为WKB近似模型，用于计算电荷载流子的隧穿概率。
- 迁移率模型 ：分为高场迁移率、低场迁移率、体半导体区域迁移率和反型层迁移率四个子部分。
- 生成和复合模型 ：如Shockley - Read - Hall（SRH）模型，适用于间接带隙材料，如硅材料，可考虑少数载流子产生的漏电流，并可根据需要调整载流子寿命。
3. 边界条件 ：包括欧姆接触和肖特基接触，由边界条件决定。
4. 分析方法 ：包括AC/DC分析和瞬态分析。
5. 输出语句 ：包括Tony图、日志文件、等高线图和数据提取。

静电学和载流子密度

在半导体器件操作中，数学模型将静电学与载流子密度联系起来。通过求解泊松方程，可以得到电荷载流子密度与静电势之间的关系。在热平衡条件下，半导体电子等电荷载流子遵循费米 - 狄拉克统计，费米 - 狄拉克分布函数定义了电子在允许能量状态下的占据概率：
[f (E) = \frac{1}{1 + e^{\frac{E - E_F}{k \cdot T}}}]
其中，(f (E))是费米 - 狄拉克分布函数，(E)是电子占据的能量状态，(E_F)是费米能级，(T)和(k)分别是温度和玻尔兹曼常数。

泊松方程

泊松方程给出了半导体中电荷分布与静电表面势之间的关系：
[\nabla^2\varphi = \frac{q}{\varepsilon} (p - n + N_D - N_A)]
其中，(q)是电子电荷，(\varepsilon)是介电常数，(p)是空穴浓度，(n)是电子浓度，(N_D)是电离施主原子，(N_A)是电离受主原子。求解该方程可得到器件中的静电表面势。

带 - 带隧穿（BTBT）模型

在TFET中，电荷载流子通过带 - 带隧穿机制流动。隧穿过程通常分为直接隧穿和间接隧穿：
- 直接隧穿 ：电子从源极的价带（VB）隧穿到沟道的导带（CB）时，不吸收或发射光子。
- 间接隧穿 ：电子从VB隧穿到CB时，使用中间状态或吸收或发射声子，导致电子在隧穿过程中的动量发生变化。

在TCAD工具中，BTBT模型分为局部BTBT模型和非局部BTBT模型。非局部BTBT模型由WKB开发，也称为WKB近似模型，用于计算电荷载流子的隧穿概率。

物理模型

物理模型包括迁移率模型和生成与复合模型：
- 迁移率模型 ：半导体的迁移率是电场、晶格温度、掺杂浓度等的函数。迁移率模型分为高场迁移率、低场迁移率、体半导体区域迁移率和反型层迁移率四个子部分。
- 生成和复合模型 ：Shockley - Read - Hall（SRH）模型适用于间接带隙材料，如硅材料，可考虑少数载流子产生的漏电流，并可根据需要调整载流子寿命。该模型也称为陷阱辅助复合过程。

垂直隧道FET的设计和分析

垂直隧道FET（n型）在不同参数下的性能表现如下：
- 栅极氧化物介电材料k ：在Vds = 1 V时，栅极氧化物的介电常数越高，ON - 状态电流越大，亚阈值斜率（SS）和亚阈值电压（VT）也会得到改善。因此，应选择介电常数较高的材料进行进一步的参数分析。
- SiGe摩尔分数x和功函数 ：随着锗的摩尔分数（x = 0.4 - 0.8）增加，由于SiGe材料的带隙减小，电流增加。当x = 0.8时，记录到的ION电流和IOFF电流分别为1.126 × 10−05 (A/µm)和2.684 × 10−16 (A/µm)。功函数增加时，ON - 电流也会成比例增加，但图形会向左移动，导致OFF电流增加，ION/IOFF比降低。
- Vgs变化对Ids - Vds传输特性的影响 ：n型垂直TFET器件在高介电栅极氧化物下，Ids与Vds的模拟输出特性显示，当Vds < 0.4 V时，漏 - 源电流与漏 - 源电压呈线性变化；当Vds较高时，垂直TFET表现出饱和行为，与MOSFET类似。较高的Vgs值会增加隧穿概率，从而增加漏电流。
- Vds变化对Ids - Vgs传输特性的影响 ：漏极电压对驱动电流的影响很小，表明栅极对器件隧穿路径具有良好的控制能力。
- 减少双极传导 ：通过调整栅极重叠区域，可以减少垂直TFET的双极传导。

综上所述，垂直隧道FET在半导体器件领域具有很大的应用潜力。通过合理选择器件参数和仿真模型，可以优化其性能，提高ION/IOFF电流比，减少双极传导等问题。Sentaurus TCAD工具为垂直隧道FET的设计和分析提供了有效的手段，能够帮助工程师更好地了解器件的物理机制和性能表现。未来，随着半导体技术的不断发展，垂直隧道FET有望在低功耗、高性能的电子设备中得到广泛应用。

垂直隧道场效应晶体管（TFET）的ION和双极电流设计与分析

不同参数对垂直隧道FET性能的综合影响

为了更清晰地展示不同参数对垂直隧道FET性能的影响，我们可以将前面提到的关键参数及其影响整理成如下表格：
|参数|对性能的影响|
| ---- | ---- |
|栅极氧化物介电材料k|介电常数越高，ON - 状态电流越大，亚阈值斜率和亚阈值电压改善|
|SiGe摩尔分数x|摩尔分数增加，带隙减小，电流增加，ION/IOFF比在一定范围内优化|
|功函数|功函数增加，ON - 电流增加，但会使OFF电流增加，ION/IOFF比降低|
|Vgs|较高的Vgs值增加隧穿概率，增加漏电流，在不同Vds下有不同表现|
|Vds|在Vds < 0.4 V时，漏 - 源电流与漏 - 源电压线性变化；Vds较高时，器件表现出饱和行为|

从这个表格中可以看出，各个参数之间相互关联，在设计垂直隧道FET时需要综合考虑这些因素，以达到最佳的性能指标。

垂直隧道FET设计与分析的实际操作流程

在实际应用中，使用Sentaurus TCAD工具进行垂直隧道FET的设计与分析可以按照以下详细流程进行：

graph LR
    A[明确设计规格] --> B[使用Sentaurus Structure Editor设计器件结构]
    B --> C[进行网格划分和材料选择]
    C --> D[确定区域和电极形成方式]
    D --> E[进行掺杂设置]
    E --> F[选择合适的物理模型（带 - 带隧穿、迁移率、生成复合等模型）]
    F --> G[设置边界条件（欧姆接触、肖特基接触等）]
    G --> H[进行AC/DC和瞬态分析]
    H --> I[输出结果（Tony图、日志文件、等高线图、数据提取）]
    I --> J[根据结果优化设计（调整参数以提高ION/IOFF比等）]
    J --> K[与验证数据比较，确保设计的准确性]

这个流程图详细展示了从设计开始到最终优化的整个过程。每个步骤都有其重要性，例如在选择物理模型时，需要根据器件的具体情况和要求来决定使用哪种带 - 带隧穿模型、迁移率模型和生成复合模型等。在设置边界条件时，要准确判断是使用欧姆接触还是肖特基接触，这会直接影响到器件的性能表现。

垂直隧道FET在未来电子设备中的潜在应用

垂直隧道FET由于其独特的性能特点，在未来电子设备中具有广泛的潜在应用。以下是一些可能的应用场景：
1. 低功耗芯片 ：垂直隧道FET具有较低的亚阈值斜率和较高的ION/IOFF比，能够有效降低功耗。在移动设备、物联网设备等对功耗要求较高的领域，垂直隧道FET可以作为核心器件，延长设备的电池续航时间。
2. 高性能处理器 ：其可扩展性和良好的饱和特性使其适用于高性能处理器。在数据中心、超级计算机等需要处理大量数据的场景中，垂直隧道FET可以提高处理器的运算速度和效率。
3. 传感器 ：在传感器领域，垂直隧道FET对微弱信号的敏感度较高，能够实现更精确的检测。例如，在生物传感器、环境传感器等方面具有很大的应用潜力。

总结与展望

通过对垂直隧道FET的设计和分析，我们了解到它在突破MOSFET限制、提高ION/IOFF比等方面具有显著优势。通过合理选择器件参数，如栅极氧化物介电材料、SiGe摩尔分数、功函数等，以及使用合适的仿真工具和模型，如Sentaurus TCAD工具和各种物理模型，可以优化垂直隧道FET的性能。

然而，目前垂直隧道FET在实际应用中还面临一些挑战。例如，难以达到理想的电流密度，以及在制造过程中可能存在的工艺复杂性等问题。未来的研究方向可以集中在以下几个方面：
1. 工艺改进 ：探索更先进的制造工艺，降低制造成本，提高器件的一致性和可靠性。
2. 材料研究 ：寻找更合适的材料，进一步优化器件的性能，如提高ION电流、降低IOFF电流等。
3. 新结构设计 ：研究新颖的器件结构，解决现有垂直隧道FET存在的问题，如寄生隧穿等。

随着半导体技术的不断发展，垂直隧道FET有望在未来的电子设备中发挥重要作用，为低功耗、高性能的电子系统提供有力支持。我们期待在未来看到更多基于垂直隧道FET的创新应用和技术突破。