Tessent mbist加一条TCK的bist_clk时钟通路方便debug

最新推荐文章于 2025-05-20 21:42:51 发布
最新推荐文章于 2025-05-20 21:42:51 发布
阅读量345 收藏 3
点赞数 4
文章标签： fpga开发 基带工程 云计算 risc-v 边缘计算
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/myx_mike/article/details/146361804
版权

在插Tessent mbist的时候，如果没有Tessent OCC，又想留一条mbist 低速测试的debug路径，则需要在Memory clk和bist_clk共同路径节点处插一个mux。bist_clk实质是Memory clk中的一路clock，即bist_clk是选的memory clk中的一个，所以这个mux是插在memory clk上面的，可能会影响到memory的clock delay从而影响memory性能。

插入的tessent_persistent_cell_tck_mux_*_inst，可以指定其插在port上，也可以说buf或者ckcell的output pin上面，具体位置在spec中指定node就行。

spec加入一个TCKInjectionPoints的Wrapper指定：

同时，在生成mbist的tck脚本还要加个生成tck_select信号tdr的设置：

电路生成之后，正常情况下默认是不用TCK作为Memory clock用的，只有debug的时候才用TCK的clock作为Memory clock低速测试。即pattern重新生成低速TCK的pattern，而pattern spec就需要指定一个tck_clock_only:on的设置：

myx_mike
关注
[Mbist Flow]二、Specify and Verify DFT Requirements
weixin_42123710的博客
02-01 1022
DFT专栏之1.TessentMbist——flow——Specify and Verify DFT Requirements
MBIST DFT测试概念
热门推荐
bandao6867的博客
11-27 1万+
参考博文：https://blog.youkuaiyun.com/fengxiaocheng/article/details/80904573 和 https://blog.youkuaiyun.com/u011729865/article/details/52756474 三种基本的测试（概念来自参考文档）： 1. 边界扫描测试；boundary scan test。测试目标是IO-PAD，利用jtag接...
Mbist 测试中BAP介绍
weixin_44495082的博客
05-10 1089
sequencer的时钟，sys_clock的频率，应该和ijtag_tck相当，频率较低，确保生成的控制信号能够以正确的顺序到达MBIST Controller；(2) 通过BAP的直接访问接口(Direct Access Interface)来直接控制MBIST Controller，完成对MBIST Controller的初始化、配置和启动，完成对Memory的测试，而BAP的直接访问接口(Direct Access Interface)的信号来自Function的系统信号。
Tessent MBIST SDC
po_poo的博客
11-22 1111
主要是两个PROC，tessent_constrain_${design_name}_mentor_ijtag_non_modal和tessent_constrain_${design_name}_mentor_memory_bist_modal。其中，Memory/MBIST controller/MEM Interface可以从func_clk_1来（用func_clk_1和func_clk_2的高频时钟），如图中红色线。其中，SIB和BAP用ijtag_tck的clock，如图绿色线。
MBIST BAP(Bist Access Port)直接访问接口(1)
旺旺家族的传说
11-19 3676
MBIST BAP(BIST Access Port)是在系统内部调用自测试的接口
【Tessent MemoryBIST】【Ch2】Getting Started --- Basic Flow
Tranquil_ovo的博客
07-30 1922
使用 Tessent Shell 插入 Tessent MemoryBIST 的基本方法和一些常用情景下的示例。
Mbist和Scan中的clk和rst处理方法详细讨论
jinkai0822的博客
07-23 3676
Mbist和Scan中的clk和rst处理方法详细讨论
MBIST --- PATR2.Memorybist 测试流程
sinat_27691203的博客
08-18 5116
mem bist作为现在design设计中不可或缺的DFT设计内容，越发重要。本章节主要介绍mem bist的flow，如何在tessent中实现mbist以及tessent中的一些命令和mode。
Tessent专栏第4篇：TessentMemoryBIST用户手册第二章上
马洛w的博客
03-06 4094
《Tessent MemoryBIST User's Manual For Use with Tessent Shell》第二章前五节
【Tessent】【DftSpecification】【1】【IjtagNetwork】(3) Sib&Tdr
Tranquil_ovo的博客
07-25 2186
SIB 和 Tdr 基础
DFT设计绪论
ahr7882的博客
06-22 1087
DFT设计的主要目的是为了将defect-free的芯片交给客户。 产品质量，通常使用Parts Per million(PPM)来衡量。 但是随着IC从SSI到VLSI的发展，在test上花销的时间越来越多，test的quality却很难提高，这使得DFT的engineer不断的发展着DFT的技术。 DFT engineer面对的第一个问题是设计内部的状态的可测试性问题。在...
如何自学FPGA设计？
05-20 529
众所周知，FPGA设计自学难度不小，更不存在速成的捷径。这里简单说一下学习的规划，希望能给入门者提供一些方向。
FPGA图像处理（六）------ 图像腐蚀and图像膨胀
mvpkuku的博客
05-13 592
/ Description: 图像膨胀 (前景色是黑色，背景色是白色 只要覆盖区域有前景色则膨胀黑色)//常量声明//窗口大小//结构系数模版为{1,1,1,1,1,1,1,1,1}//变量声明//中心点位置，为cur_line_data_d1endend//模板窗口范围内判断，前景色是黑色，背景色是白色，膨胀处理就是前景色黑色扩张//简单理解也就是，3*3窗口中所有像素值都是255(白)时，才能将当前像素值为255输出end。
FPGA：基于Vivado的仿真流程与波形调试实践
05-20 589
本文介绍了基于Vivado的FPGA仿真流程与波形调试实践，涵盖工程配置、Testbench编写、仿真运行及波形分析技巧。通过系统讲解信号添加、断点设置与调试优化方法，帮助开发者提升问题定位效率，掌握高效的FPGA验证手段。
深入浅出IIC协议 - 从总线原理到FPGA实战开发 -- 第三篇：Verilog实现I2C Master核
最新发布
GateWorld的博客
05-20 405
本文详细介绍了如何使用Verilog从零构建一个工业级I2C Master控制器。文章首先阐述了模块的三层架构设计，包括PHY层、控制层和接口层，并提供了可配置参数的设计示例。接着，文章深入解析了状态机核心逻辑、SDA双向端口控制以及SCL时钟生成器的关键代码实现。在仿真验证部分，文章提出了自动化测试平台和覆盖率分析方案，确保代码的可靠性和完整性。最后，通过AT24C04 EEPROM的读写操作实战案例，展示了控制器的实际应用和性能数据。本文为读者提供了从设计到实现的完整指南，适合硬件工程师和开发者参考。
vivado fpga程序固化
2301_79235594的博客
05-20 46
一般下载到fpga上的程序在掉电之后就会丢失，如果想要掉电之后程序不丢失，就需要将比特流文件固化到板载的flash上。以下以我的7a100t开发板为例，介绍程序固化的流程。点击OK就可以下载了。
时钟产生的公共模块示例
打工人的天堂
05-16 279
文章介绍了一个用于生成任意频率时钟的公共模块clk_gen，旨在简化芯片验证过程中频繁编写时钟生成代码的繁琐步骤。该模块通过输入参考频率ref_freq和抖动jit，输出可调节频率的时钟信号clk_out。模块内部将整数频率转换为实数类型，计算周期并引入随机抖动，利用forever循环和随机延迟生成时钟信号。这种方法不仅提高了代码的复用性，还增加了时钟信号的灵活性，适用于复杂的验证场景。
打开 FPGA 设计之门：深入了解 Verilog-to-Routing (VTR) 开源项目
OpenFPGA的博客
05-19 346
VTR 的设计流程以 Verilog 描述的数字电路和目标 FPGA 架构描述为输入，经过一系列处理，生成 FPGA 的速度和面积等性能指标.随着 FPGA 技术的不断发展，VTR 项目也在持续进化，最新版本 VTR 9 引入了更多功能和优化，支持更广泛的 FPGA 架构探索。VTR项目的意义，不仅在于它贡献了20万行代码，更在于它证明了一件事：在算力为王的时代，开放的架构，才是最快的架构。打包、布局、布线与时序分析（VPR）：将逻辑块打包、在 FPGA 上进行布局和布线，并进行时序分析，评估设计的性能。
tessent mbist user guide
06-22
### 回答1： Tessent MBIST User Guide是一个关于Tessent Memory Built-In Self Test（MBIST）软件的用户指南。这个软件是由Mentor Graphics公司开发的，主要用于芯片设计中的集成电路自检测。这个指南提供了一个详细的使用说明，包括了该软件的主要功能和特点，以及用户如何使用和配置该软件来优化集成电路的测试。Tessent MBIST可以帮助设计师更容易地检测芯片中的故障，提高芯片的可靠性和稳定性。该软件还提供了多种测试模式，包括逻辑模式和随机模式等，以帮助用户更好地测试不同类型的集成电路。在使用该软件时，用户需要遵循一些基本的指南，如如何设置测试向量、如何选择不同的测试模式等。总体而言，Tessent MBIST User Guide是一个非常实用的指南，它可以帮助芯片设计师更好地理解和使用Tessent MBIST软件，从而提高芯片的可靠性和性能。 ### 回答2： Tessent MBIST User Guide是一本使用手册，它介绍了Tessent MBIST工具的使用方法,并提供了关于如何在电路设计过程中使用MBIST (Memory Built-in Self-Test)技术的细节。MBIST技术可以用来测试电路中的内置存储器（SRAM, ROM等）是否正常工作。 这个手册提供了用户需要的所有信息，包括如何使用Tessent MBIST 工具，如何设置测试模式，如何编写和运行测试程序等。它还介绍了如何分析测试结果和进行故障排除。 另外，Tessent MBIST User Guide还提供了有关如何使用该工具来减小测试时间和测试芯片的功耗。通过使用该工具，用户可以高效地测试电路，同时减少测试成本和时间。 总之，Tessent MBIST User Guide是一个非常实用的手册，能够帮助电路设计人员快速学习和使用MBIST技术，从而提高测试效率和电路品质。 ### 回答3： Tessent MBIST User Guide 是一份关于硬件测试的用户手册。Tessent MBIST（Memory Built-In Self-Test）是一种内置式自测试技术，可用于测试集成电路的存储器单元，如SRAM、DRAM和ROM等。 该用户手册详细介绍了Tessent MBIST与其他测试技术的对比和优势，如其高效、可靠、灵活和可重复使用等。手册中还介绍了Tessent MBIST的体系结构、设计流程、操作方法、文件格式和仿真模型等内容。 手册提供了详细的应用指南，包括测试场景的设置、仿真验证、测试覆盖率的评估和结果分析等。同时，手册还提供了许多实际案例，展示了Tessent MBIST在各种应用场合下的应用效果。 总之，Tessent MBIST User Guide 是一个全面而详细的硬件测试指南，有助于工程师了解、掌握和应用Tessent MBIST技术，提高集成电路的测试效率和质量。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值