- 博客(44)
- 收藏
- 关注
RSS订阅转载 Tcl循环控制命令之for、foreach、while、break、continue
摘录链接：Tcl循环控制命令之for、foreach、while、break、continue_tcl for循环-优快云博客
2025-03-09 10:47:17
59
原创 Formality 小结
1. set verification_clock_gate_hold_mode collapse_all_cg_cells【解决clock gating问题】verification_clock_gate_hold_mode有几个选项可以选择，none/low/high/collapse_all_cg_cells。collapse_all_cg_cells，基于low，另外会考虑clkgate的输入输出端口为时钟信号。以上两点，在set_svf命令之前设置。
2025-03-06 10:47:34
99
原创 Tessent 工具实用命令小结
get_attribute_value_list [get_pins xx_CORE/u_xx_top/u_sram_wtsel_1_dft_mx/CI1] -name tie_value获取某个pin 的值，应该类似dc 工具get_attribute [get_pin *] case_value。
2025-02-26 10:41:29
116
原创 Verdi 操作小结
verdi -dbdir simv.daidir/ 打开仿真器数据库（database）文件夹，其中存放的是包含了编译信息的中间数据。2.有的时候fsdb波形文件太大，用verdi加载进来常常会卡崩掉，需要对波形文件进行分割，只观察我们想看的某一段，直接切分fsdb。3.选中波形或设计文件 L（shift + i） 重新加载波形或设计文件，在新一次仿真完成之后Roload即可。verdi -ssf xxx.fsdb 自动打开fsdb波形文件，或vf文件（virtual fsdb）
2025-02-10 14:04:25
348
原创 Synopsys工具中命令中filter选项
"is_hierarchical == ture/false" true表示例化的Hier cell，false表示leaf cell；"is_sequential == xxx/xxxx" true表示时序单元，dff/latch/ram，false表示组合逻辑单元；"is_register == xxx/xxxx" true表示dff，false表示非dff；这个命令的作用是查找各类对象所具备的属性，但并不是报告出某个对象所具备的属性；-quiet 安静的运行，不打印可能出现的warning。
2024-10-21 19:36:03
262
原创 mbist之sharebus知识小结
常规mbist设计插入的额外电路会对function时序收敛带来负面影响，而且会造成布线拥堵，给芯片性能和pd设计带来挑战。sharebus方案将controller放在关键模块外面，尽可能插入在非关键路径，通过interface复用功能bus总线实现对memory读写，用极其少的mbist电路实现对整个模块的测试。下图是一种sharebus设计示意图，memory cluster是关键模块，内部时序紧张，而interface的外侧路径则为非关键路径，时序较为放松，margin比较大。
2024-10-10 16:09:20
1239
原创 Core Wrapper cell以及wrapper chain 知识总结
背景： 对于traditional scan的capture过程来说，实际上分为三个步骤，分别是force PI，measure PO和pulse clock。在pattern shift in之后，电路中的所有寄存器都已经有了初值，但如果此时直接pulse clock去进行capture操作，由于primary input上没有force值，与primary input直接相连的那些寄存器将会capture进来一个x，同时primary input和寄存器之间的组合逻辑不可测，这不是我们所期望的。因此，在
2024-06-05 21:20:52
2356
1
原创 Mbist 测试中BAP介绍
sequencer的时钟，sys_clock的频率，应该和ijtag_tck相当，频率较低，确保生成的控制信号能够以正确的顺序到达MBIST Controller；(2) 通过BAP的直接访问接口(Direct Access Interface)来直接控制MBIST Controller，完成对MBIST Controller的初始化、配置和启动，完成对Memory的测试，而BAP的直接访问接口(Direct Access Interface)的信号来自Function的系统信号。
2024-05-10 20:39:03
1036
原创 MultiPower domain和Single Power Domain 的design做Memory repair方法介绍
讲一下bisr_segment_order file，该文件是Tool在执行Check_Design_Rule的过程，通过检查ICL文件,将Design里面的Repairable Memory Instances抽取出来的一个list文件，文件里面Memmory以PD信息来分类，该文件可作为BISR Chain的Order文件来指导串Chain。表征Repair测试正在进行中，是BIRS Controller的输出信号，这个信号接到System逻辑，可以来判断Repair测试是否还在进行。
2024-05-09 22:33:29
1288
原创 Tessent 中BISR_TOP_Manufacture_Verify
Fuse Controller自动使能,从Efuse Array里面Load存储Repair信息到Chip Level BISR Chain里面，因为BISR Register可以直接Drive Memory的Repair端口（Parallel Interface）;将BIRA Register的Value Capture到外部的BISR Chain Register里面，完成后会对BISR Chain 进行Full Rotation，旋转允许使用串行BISR接口将Repair信息从存储器的外部传输到。
2024-05-09 22:19:53
1079
1
原创 memory repair知识，repair执行步骤以及tessent repair flow介绍
也可以通过Read_upf 设置（推荐）Memory在芯片中占比又来越高(通常 >40 %)，对芯片良率有重要影响，为了避免Memory低良对芯片的影响，通常添加冗余或备用的存储单元行和列，及时将测试中的故障进行修复和替换，修复过程包括行修复、列修复或两者的组合修复。缺点是：Memory Repair所能增加的冗余部分有限，若部分存储控制单元损坏的数量比较多，超过了Memory Repair所能修复的极限，则该存储控制单元即使修复后，也非全好，在对内存错误率低容忍度的应用场景中，这种情况的芯片被归为坏片。
2024-05-09 22:09:06
4341
2
原创 在PT里分析时序时report_timing 常用选项总结:
用report_timing -nworst X -to $end会报告到$end最差的X条path，与max_path不同的是nworst会把相同startpoint/endpoint pair，不同路径的path也算进去。-max_paths 报出指定数量的相同end point的path timing情况，比如说：-max_paths 10就是报出10条最差的相同end point上的path timing情况。其他选项还有in_to_reg，reg_to_out和in_to_out。
2024-05-09 11:05:16
3659
原创 MemoryBist 测试中Memory分组控制方法总结
该方法将A/B及A/C/D下的所有sram类型的Memory设置了相同的partitioning group 属性。MemoryBist的主要测试原理：Test controller是MemoryBist的控制器，在接到测试指令后，产生相应的测试信号，Pattern 生成电路根据测试指令产生测试 pattern 对 memory 进行测试，输出数据通过比较器与期望结果进行对比，将对比结果反馈给controller，controller再输出Memory的测试结果。那么物理位置的远近该如何衡量呢?
2024-05-05 20:59:48
1637
转载 STA概念之Propagation delay、slew、skew和latency
理想的时钟树（ideal clock tree）假设时钟源具有无限驱动（infinite drive）能力，也就是说，时钟可以无延迟地驱动无限多的单元。例如，如果时钟树有500个端点（endpoints），并且Skew为50ps，则表示最长时钟路径和最短时钟路径之间的时间差为50ps。在时钟树综合之后指定clock uncertainty时，不包括skew，只包括jitter，因为此时时钟树有实际的走线，可以计算出实际的skew。实际上，没有理想的时钟，也就是说，所有的时钟都具有jitter。
2024-03-27 16:21:52
1944
原创 JTAG 电路原理图，Boundary scan 测试以及主要指令操作总结
这两个状态是暂停状态，比如说我们要通过32bit的总线从一个48长度的扫描链中读出相应管脚的状态，我们需要读两次才能将48bit的扫描链状态读出来，先经过32个TCK时钟读出高32bit的状态，然后转到Pause-DR状态等待总线读响应，响应完成后再进入Shift-DR经过16个TCK时钟读出低16bit数据。边界扫描寄存器被选中，并且处于Scan_Shifting的模式下 （下图是Boundary Scan cell：的数据通路）: Chain的通路被选通，完成必要的测试Data Shift过程。
2024-03-24 17:20:13
5807
原创 使用tessent 工具插scan, 修改scan cell串chain次序的方法
人为无法干预，如果想精细化到哪个cell需要在哪个cell之后，则需要用到以下的方法。因为scan family本身特性要求不同family不能放在一条chain，所以出来了两条chain。使用这种方法指定的cell次序可以与其他cell融合成一条chain，效果更优。这种方法与scan family是互斥的，所以需要删除之前的chain分配方案。4.通过scan family控制cell串chain次序。5.通过scan segment控制cell串chain次序。
2024-03-21 14:34:20
792
原创 scandef文件和scan reorder介绍
因此，scandef就可以作为中间桥梁来为scan reorder和scan repartition的操作传递这些约束信息，后端工具不需要理解复杂的dft约束，只需要遵循scandef的描述来进行优化操作就可以了。scandef文件中并不会包含design中所有的scan cell，只包含了design中可以被reorder和repartition的scan cell的信息，不能优化的scan cell会被忽略。，例如已经插好dft的core，不带BIST就表示默认每个scan cell是1bit的。
2024-03-18 20:10:37
2841
原创 clock waveform 解释及tessent testprocfile 小结
1. sdc 里面create_clock 的波形的顺序只能是先 rise接着是fall, 然后波形时间数值是增加的。因此，假如说我要定义一个时钟为0-5为低电平，5-10为高电平的波形。2. tessent atpg 工具中。
2024-03-06 16:37:14
383
转载 UPF 学习
理论上讲，只要net 跨越不同电压驱动的power domain 就需要插入level shifter cell, 但是如果一根信号是从高电压区域到低电压区域，且『高低电压差』在低电压区cell 可忍受范围内，则可以省去该level shifter cell. 但是通常从低电压到高电压，则一定要插入level shifter，否则可能由于电压低于load cell 翻转电压导致功能错误，而且会由于管子不能完全关断会造成持续短路电流。要对某一个区域的电压进行关断功能，要用到powerswitch进行控制。
2023-07-20 15:40:07
616
原创 Linux 命令小结
2.du 命令是英语单词 disk useage 的缩写，它是以默认千字节大小显示文件、文件夹等磁盘使用情况。4.ifconfig 查看ip地址：输出内容中，eth0是网卡名，du -h ：以人类可读的格式显示所有目录和子目录的磁盘使用情况。du -s ：仅显示总计，只列出最后加总的值。du -a ：显示所有文件的磁盘使用情况。启动这个进程的用户和它启动的时间(u)查看系统中属于自己的进程(x)显示其他用户启动的进程(a)方便阅读的形式来显示结果。inet后面的IP地址。就是服务器的IP地址。
2023-07-18 17:22:22
153
1
原创 VCC、 VDD、VEE、VSS
Vcc和Vdd是器件的电源端。在“场效应”即COMS元件中，VDD乃CMOS的漏极引脚，VSS乃CMOS的源极引脚， 这是元件引脚符号，它没有“VCC”的名称，你的问题包含3个符号，VCC / VDD /VSS， 这显然是电路符号。VCC：C=circuit 表示电路的意思, 即接入电路的电压， D=device 表示器件的意思, 即器件内部的工作电压，在普通的电子电路中，一般Vcc>Vdd!1、对于数字电路来说，VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd)，VSS是接地点。
2023-07-12 16:59:48
1204
1
原创 Linux tar gzip gunzip命令
中通常比较常用的是 tar 命令，zip 和 rar 命令则是 Windows 中比较常用.-f : --file=ARCHIVE 使用档案文件或设备，这个选项通常是必选的。1. # 压缩文件 file1 和目录 dir2 到 test.tar.gz。2. # 解压 test.tar.gz（将 c 换成 x 即可）-c : --create 创建一个新的归档（压缩包）-v : --verbose 详细的列出处理的文件。-z : 使用 gzip 来压缩和解压文件。-x : 从压缩包中解出文件。
2023-06-27 11:24:34
188
1
原创 grep 命令常用选项总结
q：静默模式，不输出任何信息，当我们只关心有没有匹配到，却不关心匹配到什么内容时，我们可以使用此命令，然后，使用”echo $?-Cx：在输出的时候包含结果所在行之前和之后的指定行数，这里指之前和之后的x行，C：context。-Bx：在输出的时候包含结果所在行之前的指定行数，这里指之前的x行，B：before。-Ax：在输出的时候包含结果所在行之后的指定行数，这里指之后的x行，A：after。-c：统计匹配到的行数，注意，是匹配到的总行数，不是匹配到的次数。-e：实现多个选项的匹配，逻辑or关系。
2023-05-31 08:47:14
268
转载 set_clock_groups -physically_exclusive, -logically_exclusive区别
logically_exclusive代表两个clock group在逻辑上相互排斥，比如两个clock经过MUX选择器。工具分析SI时，采用 infinite window（信号全部翻转），而不是看具体的timing window，较为悲观。physically_exclusive代表两个clock group在物理意义上相互排斥，比如在一个source pin上定义了两个时钟。版权声明：本文为优快云博主「Tao_ZT」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
2023-04-23 11:05:04
1091
转载 TestBench基本写法与语法详解
原文链接：https://blog.youkuaiyun.com/weixin_39269366/article/details/120742707。//通常无输入无输出。使用 initial 或 always 语句产生激励。• 将产生的激励加入到被测试模块中并观察其响应；`timescale 仿真单位/仿真精度。逻辑设计中输出对应 wire 型。逻辑设计中输入对应 reg 型。• 将输出响应与期望值相比较。• 产生模拟激励（波形）；一个完整的测试文件其结构为。
2023-04-19 17:33:08
208
转载 数字电子技术基础知识点总结，包含习题！
数电/数字电子技术基础全面知识点及习题总结（看这一篇就够了！！！）_数电知识点整理_徐二苗的博客-优快云博客
2023-03-25 11:26:34
599
转载 边界扫描的测试原理及九大指令
由于IDCODE指令是可选的，不是每个芯片都有的，所以当对一个边界扫描链(scan chain)执行IDCODE指令来输出所有IDCODE时，有IDCODE指令的芯片就选择IDCODE寄存器，输出输出IDCODE，没有 IDCODE指令的芯片会自动选择BYPASS寄存器，输出一个“0”。在Update-DR状态时，SAMPLE/PRELOAD指令将BSR寄存器单元中的数据锁存到并行输出寄存器单元中，然后由EXTEST指令将锁存在并行输出寄存器单元中的数据在TCK的下降沿驱动到对应的输出管脚上去。
2023-03-21 18:08:19
2387
转载 sdf反标之RETAIN信息
的RETAIN信息和X态（红圈处）就不会体现了。vcs中称这一模式为optimistic mode，因为减少了仿真事件的调度，所以会对仿真速度有一定的优化。指的是从输入变化后开始计算，输出保持的时间。过了RETAIN TIME后，输出会出现一段。的意思，让vcs自己决定哪些不需要的信息可以被优化。网表的sdf文件里面会标注路径的。
2023-03-09 11:20:27
772
原创 sed 命令用法
sed是用来处理文本的命令。（sed直接修改源文件，默认sed只是通过内存临时修改文件，源文件无影响）案例集锦（自己提前生成一个a.txt文件）基本功能（s/旧内容/新内容/选项）默认sed会输出读取文档的全部内容。（让sed支持扩展正则）多个指令可以使用分号隔离。二、下面看看sed工具的。
2023-03-08 17:59:26
945
转载 VCS常用参数及编译仿真实例dump波形
(31条消息) VCS常用参数及编译仿真实例dump波形_cy413026的博客-优快云博客_vcs仿真参数
2023-02-22 22:31:49
358
原创 VIL VIH VOH VOL解释
VOH是指输出引脚为逻辑1时的最小电压值。电路输出通常会带有负载或者驱动下一级的输入，VOH/IOH参数测试是为了检验DUT引脚在规定的电流条件下，输出电压是否可以按要求保持逻辑1的状态；VOL是指输出引脚为逻辑0时的最大电压值。电路输出通常会带有负载或者驱动下一级的输入，VOL/IOL参数测试是为了检验DUT引脚在规定的电流条件下，输出电压是否可以按要求保持逻辑0的状态。在数字电路中，定义输入电压值高于某一阈值时，称之为输入高电平（VIH），当输入电压值低于某一阈值，称之为输入低电平（VIL）；
2023-02-22 22:10:16
9643
原创 STIL 文件说明
WFC（waveform char）有四个，分别是L，H，Z和X。为了表示这四个字符，我们需要2位的，它们分别是。Standard Test Interface Language (STIL) 它是一种语言。其中0，表示输入0；Z，表示输入关闭，N，表示输入未知。（ATE）和自动测试向量生成工具（ATPG）直接的接口。P表示脉冲，D表示强制为低，U表示强制为高。
2023-02-22 21:32:09
2762
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人