亚稳态及跨时钟域处理(一）

一、亚稳态：

定义：亚稳态是触发器在特定时序条件下（hold/set_up time 违例）可能进入的一种物理状态。

1.亚稳态出现的原因

        数据传输中不满足触发器的Tsu（建立时间）和Th（保持时间），或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间（recovery time）不满足，就可能产生亚稳态。

情形一（不满足建立时间和保持时间）

情形二（复位信号释放实际不满足）

在同源时钟下，时钟驱动寄存器的信号改变在保持时间之后；

在同源时钟下，时钟判断、检测寄存器的数值都是在刚开始建立时间时。

2.消除亚稳态（理论上不能完全消除，只能说降低亚稳态发生的概率）

通过打拍降低亚稳态发生的概率

三级寄存器消除亚稳态

PS：但是为什么第二级寄存器还是可能会产生亚稳态呢？

由于振荡时间Tmet是受到很多因素影响的，所以Tmet时间又长有短，所以当Tmet时间长到大于一个采集周期后，那第二级寄存器就会采集到亚稳态。

（不用二级）

由上面两个图可知，我们一般采用三级同步寄存器来增加系统的鲁棒性。

当异步信号不是一组数据，或者信号量较少，那就需要对异步信号进行同步处理，例如对一个异步脉冲信号进行采集，只要脉冲信号变化发生在时钟Tsu和Th窗口内，那就很可能会产生亚稳态，亚稳态产生的概率大概为：

                                              概率 = （建立时间 + 保持时间）/ 采集时钟周期

3.降低亚稳态发生概率的方法：

    1.降低系统时钟的频率（采样周期时间增大）

    2.缩小亚稳态窗口（缩小Tsu和Th）,取决于FPGA工艺

    3.采用CDC跨时钟域处理