23、新兴技术中的容错伽罗瓦域乘法器设计

新兴技术中的容错伽罗瓦域乘法器设计

1. 引言

现代计算硬件需要更强大的处理能力来高效、快速地执行复杂计算。然而，根据 ITRS - 2009 调查，CMOS 器件进一步缩小尺寸受到限制，超过 20nm 几何尺寸后性能会变差。而基于碳纳米管场效应晶体管（CNTFET）和量子点元胞自动机（QCA）的新兴数字电路，有望成为传统 CMOS 技术的潜在替代品。

这些新兴技术的器件尺寸缩小到纳米级别，传输信息所需的能量降低，但这也使得计算更容易受到瞬态故障和各种制造缺陷的影响。例如，独立的密码学硬件就会受到严重影响。几十年前，英特尔就曾报告过芯片因封装材料中的辐射粒子干扰而出现故障。研究还表明，集成电路内处理的数据可以通过辐射效应进行分析和解码。

如今，密码处理器在银行交易、数字版权管理、电视机顶盒、智能卡、移动通信等领域有着关键应用。故障可能是自然产生的，也可能是恶意造成的，会导致输出出现多位错误，后果可能是灾难性的。密码处理器中算术逻辑单元的主要组件是伽罗瓦域（GF）乘法器，它比其他单元大，更容易受到辐射粒子的影响，因此成为新兴技术设计中攻击的主要目标。在正常操作中，能量粒子与纳米级器件接触会导致计算结果出错。恶意攻击者可以在实验室环境中对密码芯片进行可控辐射，通过观察芯片因瞬态故障而产生的行为变化，了解芯片内部信息，且不会永久损坏芯片。

本文旨在研究使用 CNTFET 和 QCA 等新兴技术实现的位并行 GF 乘法器上多种错误检测方案的性能指标，如功耗和延迟。

2. 先前研究

目前针对 GF 乘法器和其他 GF 电路的多种错误纠正方案主要针对 CMOS 技术，同时也对 CNTFET 和 QCA 电路的容错研究进行了简要回