南京芯麒电子-基于XCVU13P的高性能PCIE采集处理卡

已于 2025-01-16 10:07:01 修改
阅读量371 收藏 3
点赞数 2
CC 4.0 BY-SA版权
文章标签： 单片机 嵌入式硬件
于 2025-01-16 10:02:35 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/m0_63776781/article/details/145174384

       该平台是由16nm工艺的的VIRTEX UltraScale+系列主器件XCVU13P构建的一款高性能数据处理平台，板载2组独立的64/80bit 2400M DDR4 ，每组最大容量16GByte，提供1个FMC+接口、1路PCIe x16主机接口、1个RJ45千兆以太网口，可搭配我司各类FMC子卡使用。板卡设计满足工业级要求，可用于软件无线电，雷达信号处理等。

  • VIRTEX UltraScale+ XCVU13P ；
  • 2组64bit DDR4,每组最大支持16GByte；
  • 标准FMC+接口,可搭配各类FMC子卡使用；
  • 支持PCIe gen3 x16@8Gbps/lane；
  • l板卡全部采用工业级芯片；

主芯片

lVIRTEX UltraScale+ XCVU13P

原理框图

 

原理框图1.jpg

主要技术指标

X16 PCIe互联；

支持PCIe gen3 x16@8Gbps/lane；

独立的XDMA控制器；

支持Win7/WIN10操作系统；

标准FMC+（HPC）接口，符合VITA57.4规范；

支持x24 GTY@25Gbps/lane高速串行总线；

支持80对LVDS信号；

支持IIC总线接口；

+12V/+VADJ供电，

最低0.47元/天 解锁文章

200万优质内容无限畅学
XCVU13P FPGA开发板
RJIBI的博客
06-10 5317
FACE-VUP-13B大规模FPGA原型验证平台搭载16nm工艺的Virtex UltraScale+系列主器件。XCVU13P提供有丰富计算资源的同时还具备有非常丰富的外设接口：SFP+、QSFP28、IPASS PCIe、FMC等；非常适用于ASIC原型验证，高性能计算系统原型开发等场景。...
基于XilinxUltraScale+ XCVU13P-2FHGB2104I（可选XCVU9P-2FLGB2104I）的高性能开发平台SFP+、QSFP28、IPASS PCIe、FMC
zhull_FPGA的博客
06-24 1503
搭载16nm工艺的Virtex UltraScale+系列主器件。XCVU13P主器件具有极其丰富的FPGA可编程逻辑资源，提供了强悍的算法原型验证能力。该平台提供有丰富计算资源的同时还具备有非常丰富的外设接口：SFP+、QSFP28、IPASS PCIe、FMC等；非常适用于ASIC原型验证，高性能计算系统原型开发等场景。配置存储：Dual QSPI FlashSFP+接口 x4QSFP28 x2USB-UART板载10路可配置时钟源SI5345板载100M高精度时钟源。
基于Kintex UltraScale系列FPGA KU060/KU115高性能PCIe数据预处理载板（5GByte/s带宽）
beijingqingyikeji的博客
09-21 1596
PCIE702是一款基于PCIE总线架构的高性能数据预处理FMC载板，板卡具有1个FMC+（HPC）接口，1路PCIe x8主机接口、1个RJ45千兆以太网口、2个QSFP+ 40G光纤接口。板卡采用Xilinx的高性能Kintex UltraScale系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。Ø 板卡供电：5A max@+12V（±5%，不含给子卡供电）；Ø 标准FMC+（HPC）接口，符合VITA57.4规范；Ø 缓存数量：2组独立的DDR4 SDRAM；
基于 AMDXCVU13P FPGA 的 4 路 100G 光纤 PCIe 低时延高性能计算加速卡
最新发布
FPGA_ADDA的博客
05-22 456
基于XCVU13P FPGA的4路100G光纤PCIe低时延高性能计算加速卡，该加速卡采用PCIe Gen3x16, FH3/4L全高3/4长，主动散热方式，拥有高吞吐量、低延时的网络处理能力以及辅助CPU进行网络功能卸载的能力，达到节约CPU算力，降低CPU占用率同时也降低功耗的特点。光纤连接器接口采用标准QSFP28封装，支持4x100G以太网接口业务等。
Xilinx UltraScale+ 应用板卡 XCVU13P 及VUP芯片渠道
weixin_44472679的博客
03-23 5546
Xilinx UltraScale+ XCVU13P 原型验证平台 转自:微信公众号 FPGA渠道及方案一站式服务商 我们是一家FPGA渠道商+方案商, 致力于打造高互信度的FPGA交易链, 为客户提供全面服务, 在芯片供应上, 我们能够比其它的供应商做得更好, 做得更多,做得更加不同, 因为我们不单单是渠道商, 我们和方案的设计小伙伴也保持长期的互为验证的关系, 从芯片的供应端到使用端全过程我们都参与, 能够更加有效验证产品的品质, 有充分的使用数据验证渠道端的供应的物料,使我们更加有信心保证供应产品
XCVU13P-2FHGB2104I 赛灵思Xilinx FPGA Virtex UltraScale+
2403_90082736的博客
03-17 1859
XCVU13P-2FHGB2104I 是一款高性能、集成度极高的 FPGA 解决方案，结合了大规模逻辑、丰富的 DSP 资源、高速串行接口以及先进的封装技术，为设计者提供了构建超高速、高带宽、高效能系统的理想平台。无论是用于数据中心、高性能计算、网络通信还是其他需要极端处理能力的应用，该器件都能提供卓越的性能和可靠性，同时得益于 Xilinx 完备的开发工具和生态系统，能够大幅缩短产品上市时间并降低开发风险。
基于Xilinx VU13P FPGA 开发平台 SFP+、QSFP28、SFF8654 接口、FMC+等
zhull_FPGA的博客
06-24 2196
搭载 16nm 工艺的 Virtex UltraScale+系列主器件。XCVU13P 主器件具有极其丰富的 FPGA 可编程逻辑资源，提供了强悍的算法原型验证能力。该平台提供有丰 富计算资源的同时还 具备有非常丰富的外设接口：SFP+、QSFP28、SFF8654 接口、FMC+等；非常适用于高 速数据交换以及存储等方面的应用需求。
南京芯麒电子-基于ZU47DR的高性能PCIE数据采集卡
m0_63776781的博客
01-15 688
该平台搭载有16nm工艺的Zynq UltraScale+ RFSoC系列主器件ZU47DR,该器件集成数千兆采样RF数据转换器和ARM® Cortex®-A53处理子系统和UltraScale+可编程逻辑，是一款单芯片自适应射频平台。PCIe板卡金手指可以提供75W电力，不需要额外接辅助电源；PCIe金手指，支持PCIe x16配置，兼容PCIe x8，PCIe x4配置；主芯片启动的SD卡，可以通过模式选择切换；供电：PCIE或12V供电；主芯片PS外挂的DDR4；主芯片PL外挂的DDR4；
基于 XCVU9 P13P FPGA PCIe DPU加速器卡
2301_79912794的博客
10-30 805
FPGA加速器卡设有采用3/4长PCIe板的Xilinx FPGA，包括QSFP-DD（双密度）屏蔽罩，可实现最大端口密度。板卡使用Virtex UltraScale+ VU13P或VU9P FPGA，支持高达8x 100GbE或32x 10/25GbE。FPGA示例 – 示例Vivado项目，包括PCIe3.0X16，XDMA，DDR测试代码，25GbpsX4的ibert、Aurora测试代码。每个均支持2x 100GbE、2x 40GbE、8x 25GbE或8x 10GbE。
PCIE-high-speed-data-acqusistion.rar_PCIE上位机_PCIE采集_high_pcie 驱动
07-14
pcie 高速数据采集系统驱动开发以及上位机程序开发
太速科技-509-基于XCVU13P的4路QSFP28光纤PCIeX16收发卡
Orihard_的博客
10-18 524
主要为FPGA配置程序的加载测试，参数存储Flash的读写测试，DDR4的读写测试，光纤收发数据测试，GPIO测试。● 板卡符合PCIe 3.0规范，采用x16模式硬件设计，理论带宽高达64Gbps，支持PCIex8模式使用，在Linux系统下测试速率可达5000MByte/s。● 一片BPI Flash 用于程序配置 ，1片SPI x4 NorFlash，可用于参数存储，1片I2C的E2PROM，可用于程序加密。● 支持2路QSFP+ 4X光纤，每路光纤支持4X25Gbps，双向；
S2C–XCVU13P-FHGA2104使用
qq_42472608的博客
11-02 698
实现连接电源线，然后按下电源开关，LED_2亮绿灯，系统准备就绪，可以正常使用。关闭时先长按电源键，再断开电源线。
Alibaba的vu13p加速卡xdma驱动加载失败解决方法
DONG999的专栏
08-20 604
【代码】Alibaba的vu13p加速卡xdma驱动加载失败解决方法。
Kintex UltraScale FPGA+C6678 DSP 基带信号处理板
F_white的博客
02-22 1081
TES640是一款基于Kintex UltraScale系列FPGA+C6678 DSP的基带信号处理平台，该平台采用 2 片 TI 的 KeyStone 系列多核 DSP TMS320C6678 作为主处理单元，采用 2 片 Xilinx 的 Kintex UltraScale 系列 FPGA XCKU060 作为协处理单元，具有 2 个 FMC 子卡接口，各个处理节点之间通过高速串行总线进行互联。板卡采用嵌入式非标结构，具有优良的抗振动设计、散热性能和独特的环境防护设计，一般用在基带信号处理等场景。 实
VU901-基于XILINX VU13P的高性能FMC+载板
kfb_lam的博客
07-10 1165
☆FMC_B:FMC+(Vita 57.4)接口,支持16个LANE，LA全部支持，SERDES线速率可以达到25Gsps。☆FMC_C:FMC+(Vita 57.4)接口,支持16个LANE，LA全部支持，SERDES线速率可以达到25Gsps。☆FMC_D:FMC+(Vita 57.1)接口,支持8个LANE，LA全部支持，SERDES线速率可以达到25Gsps。☆FMC_E:FMC+(Vita 57.1)接口,支持8个LANE，LA全部支持，SERDES线速率可以达到25Gsps。
PCIe-403信号处理模块VU
universaldata的博客
03-27 1189
XCVU9P XCVU13P 信号处理板
【TES641】基于VU13P FPGA的4路FMC接口基带信号处理平台
beijingqingyikeji的博客
10-24 1356
TES641是一款基于Virtex UltraScale+系列FPGA的高性能4路FMC接口基带信号处理平台，该平台采用1片Xilinx的Virtex UltraScale+系列FPGA XCVU13P作为信号实时处理单元，该板卡具有4个FMC子卡接口（其中有2个为FMC+接口），各个节点之间通过高速串行总线进行互联，该FPGA支持最大32Gbps的高速串行总线，适用于100G以太网、JESD204B/JESD204C等高速接口。2） FPGA与FMC2：GTY x8@32Gbps/lane；
基于Virtex UltraScale+ FPGA的信号处理板
zhengzhiyi312的博客
05-24 891
TES2410是一款基于Virtex UltraScale+系列FPGA的基带信号处理平台，该平台采用1片Xilinx的Virtex UltraScale+系列FPGA XCVU13P作为协处理单元，具有4个FMC子卡接口，可搭配各类ADC、DAC等标准子卡使用，各个处理节点之间通过高速串行总线进行互联。
XCVU13P-2FHGA2104I Xilinx Virtex UltraScale+ FPGA
2403_90082736的博客
04-19 1496
XCVU13P-2FHGA2104I 是 Xilinx（现为 AMD）Virtex® UltraScale+™ FPGA 系列中的高端 Premium 器件，基于 16nm FinFET+ 工艺并采用 3D IC 堆叠硅互连（SSI）技术，提供业内顶级的计算密度和带宽​。该芯片集成约 3,780,000 个逻辑单元（Logic Cells），并拥有 216,000 个可编程逻辑块（CLBs/LABs），能够处理极其复杂的逻辑任务。
XCVU13P PCIE
03-20
### XCVU13P PCIe Configuration and Technical Documentation The XCVU13P is a high-performance FPGA from Xilinx, part of the Virtex UltraScale+ series. This device supports advanced features such as PCI Express (PCIe) with multiple generations and lanes configurations. Below are some key points regarding its PCIe capabilities: #### Supported PCIe Features The XCVU13P provides robust support for PCIe standards including Gen1, Gen2, Gen3, and even Gen4 depending on the design implementation[^1]. It allows flexible configuration options that can be tailored to meet specific application requirements. #### Configuration Options For configuring PCIe within an XCVU13P project, designers often utilize tools provided by Xilinx like Vivado Design Suite which includes comprehensive IP cores specifically designed for interfacing with PCIe controllers. These IPs simplify integration while ensuring compliance with industry specifications. Additionally, when considering intellectual property rights associated with technical data related to these devices, it's important to adhere to guidelines outlined under certain legal frameworks mentioned elsewhere[^2]. #### Example Code Snippet Demonstrating Basic Setup Using VHDL Below demonstrates how one might instantiate a basic PCIe block using VHDL syntax: ```vhdl entity pcie_top is port ( -- Common clocks/reset pci_exp_clk_p : in std_logic; pci_exp_clk_n : in std_logic; -- Other ports... ); end entity pcie_top; architecture rtl of pcie_top is begin process(pci_exp_clk_p) begin -- Implementation details here. end process; end architecture rtl; ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值