本文详细解析了2023年杰理科技数字IC设计笔试题，包括逻辑运算、时序逻辑电路、亚稳态分析、ADC采样定理及Verilog异步总线同步电路设计等内容，帮助考生理解和掌握相关知识。
回到首页：2023 数字IC设计秋招复盘——数十家公司笔试题、面试实录
推荐内容：数字IC设计学习比较实用的资料推荐
题目背景
- 笔试时间：2022.07.21
- 应聘岗位：数字IC设计
题目评价
- 难易程度：★★☆☆☆
- 知识覆盖：★★☆☆☆
- 超纲范围：☆☆☆☆☆
- 值得一刷：★☆☆☆☆
文章目录
-
-
-
- 请按要求完成如下运算
- 画出同步时序逻辑电路的结构示意图，并阐述:
- 请阐述在数字电路中什么是亚稳态，出现亚稳态有什么危害，如何防止产生亚稳态。
- 一个理想ADC的采样率为100 kHz, ADC输入信号为sine 1 kHz时，对ADC输出结果做频谱分析会发现信号出现在 _ kHz位置; 当输入信号为sine 60 kHz时，对ADC输出结果做频谱分析会发现信号出现在 _ kHz位置; 请阐述采样定理:
- 请用verilog语言设计一个异步总线同步电路，要求如下
- 请用C语言设计一个排列函数, 把输入数组int a[10] = {1.4.7,2,5,8,3,6,9},按由大到小排列输出{9, 8, 7, 6, 5, 4, 3, 2, 1};再设计一个函数计算输入数组a的方差;
-
-
请按要求完成如下运算
char a, b;
unsigned char c
订阅专栏 解锁全文
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
