时序约束之时钟约束04

本文阐述了时钟信号脉宽过小对时序单元及设计功能的影响,包括时序单元无法正常工作和信号在传播过程中的失真。通过设置最小脉宽确保时钟信号稳定性,介绍了使用SDC命令set_min_pulse_width进行配置的方法。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

        最小时钟脉宽

        时钟信号的脉宽如果太小会引起如下两个方面的问题:

        1.时序单元无法正常工作

        由于时序单元本身由建立时间和保持时间的约束,需要时钟信号脉宽必须保持一段时间的稳定,如下图所示。    

        从上图中可以看出,时钟信号高低电平的最小脉宽至少分别要大于等于满足建立时间与保持时间所需要的时间,否则时序单元无法正常工作。

        2.  任何信号都不能脉宽太小,否则在组合逻辑路径传播过程中会慢慢削弱而失真。

        同样时钟信号也会因为脉宽太小的问题在时钟树中无法正确地传播,时钟信号的失真可能会导致整个设计功能出现错误。

        由于以上两个原因,需要设置时钟信号脉宽保持稳定的最短时间。

        通过SDC命令set_min_pulse_width来定义时钟信号的最小脉宽,命令如下。

        set_min_pulse_width  -high  1.5  [all_clocks]

        set_min_pulse_width  -low  1.0  [all_clocks]

       以上命令定义所有时钟高电平最小脉宽为1.5ns,低电平最小脉宽为1ns。

            

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值