linkking27的博客

本专栏自2024年1月起开始更新，仅设此一个电磁兼容相关知识专栏，并将一直持续更新下去，无期限

对耦合板的一个垂直边的中心至少施加10次的单次放电（以最敏感的极性），应将尺寸为0.5m*0.5m的耦合板平行于受试设备放置且与其保持0.1m的距离。放电应施加在耦合板上，通过调整耦合板位置，使受试设备四面不同的位置都受到放电试验。间接放电是放电枪的放电电极对着水平和垂直耦合板的中心点测试，评估的是耦合板所产生感应电磁场对受试设备的影响。对放置于或安装在受试设备附近的物体的放电应用静电放电发生器对耦合板接触放电的方式进行模拟。在测试前，可以对受试设备的测试点先简单的测试，找到最敏感的点，再进行重点测试。

该产品同样是空气放电出现工作异常，因此产品内部必然存在比较大的信号环路，拾取到了静电放电所产生的高频电磁干扰。查看DDR的PCB设计，发现DDR走线最小环路并不是第一优先级，还给其它信号线有让路的情况。为啥要将静电电压调低，因为很多芯片抗不住±4kV的静电测试，别一测试，将产品弄坏，还得花大量时间修机。在4层板层叠设计中，采用“信号层-地层-电源层-信号层”的结构是一种常见的设计方式。但实际这个板的DDR信号，有存在穿层打过孔的情况，这样DDR信号便不在是完美的以GND作为信号回流路径。

最终的整改方案选择，对主板的PCB重新设计，与操作板接口的每根信号线上对地增加1nF的高频滤波电容。一个电磁兼容问题，往往会有多个解决方案，但产品设计的一个根本原则是满足测试要求的同时，尽量少改动，而且最低成本。

产品的烧写口通常抗静电能力比较弱，虽然烧写口在产品内部，人员接触到的机会基本没有，不会有直接的静电放电问题。但静电还会通常耦合的方式进入产品内部。因此除接口电路增加ESD保护电路，产品内部的灵敏电路也需要增加相应的RC滤波电路，才能有比较好的抗静电能力。

静电放电问题的解决思路之一：给静电电流提供一个良好的泄放路径或者存储空间，减小对产品内部电路的干扰。另外，选用零部件时，尽量选耐静电强的，在零部件处省下的钱，会让你在其它方面还回去，可能比你省下的还得更多。

上下盖间的缝隙使得静电放电的电荷不得以快速泄放，而在上盖壳体积累，随着电量的升高，将在上盖壳体和内部电路之间通过寄生电容建立电场，此时静电放电在缝细处将产生位移电流，进入产品内部，最终导致产品工作异常。找到问题点，并且在逻辑和实际验证已清晰定位，到静电放电导致产品异常的原因是上下外盖体存在缝隙，有高阻抗点形成高压点，影响产品内部电路。导电海绵是一种由高分子复合材料发泡技术生产的介质材料，具有优良的导电性能和电磁波屏蔽性能，广泛应用于电子设备中，以防止电磁干扰（EMI）和其他相关的电磁波干扰。

目录一、基本概念类二、骚扰源与耦合方式类三、测试与标准类电磁兼容性（EMC）电磁骚扰电磁干扰（EMI）电磁敏感性（EMS）骚扰源传导骚扰辐射骚扰耦合路径电磁兼容性测试（EMC测试）骚扰限值抗扰度本博客持续更新中，欢迎大家收藏与关注，谢谢！

散热片在散热的同时，若不做接地处理，其极大可能天线。不但会接收外界的电磁干扰，导致产品抗干扰性变差；同时也会将PCBA上的电磁干扰辐射出去，形成辐射超标。因此产品有散热需求时，一定要将接地设计考虑进去，形成设计标准，这样可以杜绝产品后期因为EMC再来整改。EMC整改点后，一定要全面评估整改方案的影响点，做全面的测试验证，不能出现EMC整改通过而安规或其它性能降低不达标的情况。

频率选择性：磁珠的阻抗特性随频率变化，只对某个频点的噪声有显著抑制作用，对于频率不确定或无法预知的情况，可能不是最佳选择。在实际应用中，选择合适的连接方式需要根据具体的电路频率、信号类型、设计要求等因素综合考虑，以达到最佳的电磁兼容效果.高频信号干扰：在高频电路中，单点接地可能导致信号回流路径过长，增加地线电感，从而引入高频噪声。限制噪声电流：0欧姆电阻相当于一个非常窄的电流通路，能够有效地限制环路电流，使噪声得到抑制。抑制高频信号：电感对高频信号有较大的阻碍作用，可以有效抑制高频噪声。

而电磁兼容便是你所设计的产品在实际的应用环境中，不被环境的电磁干扰影响到不能正常工作，同时你的产品也不对能环境产生过量的电磁干扰导致其它的电子产品工作不正常。为了保证能有一个良好的电磁环境，现在绝大多数电子产品都有电磁兼容要求，只是根据产品不同的使用环境和功能，要求的指标程度不一样。下面和大家好好聊聊。GB/T 17626系列：中国推荐性标准《电磁兼容 试验和测量技术 GB/T 17626》系列，其中大部分内容参考了国际标准IEC61000-4-X系列，显示了中国在电磁兼容测试技术方面的标准化进展。

塑磁是以塑料为基体，通过特殊工艺在其中加入磁性粒子（如铁氧体和钕铁硼）而制成的一种功能型复合材料。这种材料不仅具有塑料的轻便、易于加工的特点，还具备了磁性材料的特殊性质，如可以产生磁场、具有磁导性等。

LVDS信号尽量不要靠近PCB板边走线，需要满足20H原则，即如下图所示的，信号线距离板边的距离大于板厚H的20倍，并且在邻近层有完整地平面。跨分隔走线会引起阻抗不匹配，导致信号传输过程中出现回波反射现象，当反射增大时不但造成LVDS信号眼图劣化，降低抗干扰能力，也会增加高次谐波的能量，引起新的EMI问题。在LVDS差分线的两侧增加地孔，形成地栅保护，地孔之间的距离需要小于LVDS信号有效最高次谐波波长的1/10，这样可以有效防止高速信号谐波对外产生的EMI问题。若必须使用过孔，也需要对称性的设计。

无论任何时候，为了避免这些问题，通常建议对悬空的IO口进行适当的配置，比如设置为强推挽输出低电平、输入带上拉或下拉电阻等，以减少外部电路对IO管脚状态的影响，并提高系统的稳定性和可靠性.

磁粉芯材料，又称磁性粉末芯材料，是一种将铁磁性粉末与绝缘介质混合压制而成的复合软磁材料。其磁性粉末包含Fe、Fe-Ni-Mo、Fe-Si-Al等多种金属粉及非晶、纳米晶态合金粉，而绝缘包覆剂则包括有机包覆剂（如环氧树脂、聚酰胺树脂等）和无机包覆剂（如云母、水玻璃等）。由于是粉未压制，粉未颗粒直径比较小，有达到0.5~5μm，同时又被绝缘材料隔开，因此涡流损耗很小。并且小颗粒也基本上不会发生趋肤效应，磁导率随频率变化也是比较稳定。

在所有的非晶合金铁芯中具有最高的磁导率，同时具有中等偏低的饱和磁感应强度(0.65T),低矫顽力、低损耗、优异的耐磨性和耐蚀性、良好的温度稳定性和时效稳定性，耐冲击振动。材料组成：非晶磁芯是由非晶态金属带制成的磁芯材料，通常由铁、钴、镍等元素组成，并添加了少量的硼、硅等元素以提高其性能。铁氧体磁芯：铁氧体磁芯具有较高的饱和磁化强度，这使得它在需要高磁化强度的场合中具有更好的性能表现。非晶磁芯：非晶磁芯的饱和磁化强度相对较低，这限制了它在某些需要高磁化强度的应用场景中的使用。

铁氧体磁芯（Ferrite Core），是一种高频导磁材料，主要由铁（Fe）、锰（Mn）、锌（Zn）等金属元素组成氧化物或碳酸盐化合物组成。它的基本结构为Fe3O4，也称为磁性氧化铁。铁氧体材料通过压制后成为不同外形的半成品，经过1300℃高温烧结后成为铁氧体元器件。在电磁兼容滤波器中使用的铁氧体主要以锰锌铁氧体和镍锌铁氧体为主。各元器件厂家生产的铁氧体型号不同，但所采用的材料组成和工艺基本相同，铁氧体材料的特性也是基本相同。以下简要对比介绍了这两种材质铁氧体的特点及区别。

磁性材料是指由过渡元素铁（Fe）、钴（Co）、镍（Ni）及其合金等组成的能够直接或间接产生磁性的物质。这些材料在外磁场的作用下，能够表现出不同的磁性行为，是现代科技中不可或缺的重要组成部分。

一种骚扰，幅度超过连续骚扰准峰值限值，持续时间不大于200ms，而且后一个骚扰离前一个骚扰至少200ms。持续时间由超过测量接收机中频参考电平的信号确定。一个喀呖声可能包含许多脉冲；在这种情况下，相关时间是从第一个脉冲开始到最后一个脉冲结束的时间。注:在一定条件下，某些类型的骚扰不包括在些定义的（见4.2.3）。不满足此图形的则不属于喀呖声。

同一个问题有不同解决方案时，选择最优解：不改PCB板，不增加成本。这是硬件整改的基本原则。电容是一把双刃剑，可抑制噪声也可将噪声带入产品内部。EMC问题解决要熟练掌握EMC三要素分析法。

对于10mil走线的PCB，频率大于1MHz便存在趋肤效应，因此在走线满足电流大小和散热的基础上，滤波元器件管脚不要额外铺铜，或采用V槽设计。

在产品后期整改，最怕的情况便是硬件要重新改板，特别还是那种大改。大改会带来两个问题，问题一项目交期肯定得延期，问题二大改后若与整改方案有出入，EMC测试还有可能不通过。因此在产品后期整改，选择整改方案尽量选择不用改PCB的方案，以调整元器件参数为首选方案。

PCB接地设计是确保电子系统稳定可靠运行的重要环节。通过合理选择接地方式、加粗接地线、避免地线环路、模拟地与数字地分离以及使用公共接地平面等措施，可以有效提升电路的性能和可靠性。

镜像面在PCB中通常就是电源层或地层，它是高频信号在电源层或地层的镜像返回路径。因此完整地平面或电源平面可以给高频信号提供一个完整的镜像面是关键，这也将对EMI抑制效果起很好的作用。在PCB板设计时，针对高频信号，尽量优先在其镜像面（电源平面或地平面）保证一个完整平面。

不同产品遇到的EMC问题总是千奇百怪，这也就造就了产品的EMC问题很难解决的点。在分析EMC问题时，不要只局限于产品内部电路本身，而是要将整个测试系统全局考虑进来，这样往往能找到更简洁有效的整改方案。做产品最怕的就是硬件变更，从发现问题，到修改PCB，再打板做样，这个时间成本是现在电子行业很难承受得起的。

一个电磁兼容问题，有时会有多种解决方案，在有一个解决方案后，还需要再反复思考一下该方案是否已经是最低成本且不降低产品可靠性的最优方案。现今电子产品市场竞争越来越激烈，也就要求产品设计方案成本在满足相关可靠性和性能的前提下，成本越低越好，加大产品竞争力的同时，也能获得更好的利润空间。

端子电压150k~500kHz频段的干扰以差模干扰为主，当采取了一定的抑制差模干扰的对策测试结果无明显改善后。干扰大概率通过整机接地结构的影响跨过了EMI滤波器，需要排查整机地线的布置情况。需要时刻记住，产品的电磁兼容问题，并不是某个单板或某个元器件的问题，而一个系统级的问题，除PCBA，还有结构对产品EMC影响也是非常大的。

综上所述，电快速瞬变脉冲群试验与产品在实际应用中，环境里的脉冲群干扰相差甚大。因此不要说在实验室测试合格，但去到客户那里还是出问题的这种论调。若产品实际的应用场景存在快速切换的大感性负载，那请根据实际情况将试验等级提高。

经这样一处理，脉冲群测试通过，这是何理？线缆的随意放置，会出现信号或控制线通过空间耦合的方式，拾取到脉冲群干扰信号通过电源线或信号控制线作为天线对外辐射的高频干扰信号，最终导致产品出现意想不到的异常情况。标准里的电压范围是0.25kV（信号和控制端口的最小等级）~4kV（电源端口的最大等级），所以50Ω负载时输出电压范围便是0.125kV~2kV。而只是通过整理线缆便通过脉冲群测试的方案是可靠的，不过有一个要求便是在实际整机生产和线缆布置中一定要能按测试过程中线缆的布置方式布置，否则不可靠。

目录1. 标准关键信息2. 范围及目的3. 试验等级 GB/T 17626.4-2018电磁兼容 试验和测量技术 电快速瞬变脉冲群抗扰度试验 Electromagnetic compatibility-Testing and measurement techniques-Electrical fast transient/burstimmunity test [IEC 61000-4-4:2012.Electromagnetic compatibility (

若无则按产品行业标准比如：GB 4343.2-2009 家用电器、电动工具和类似器具的电磁兼容要求_第2部分：抗扰度，若无则按通用标准：GB/T 17799.2-2023 电磁兼容 通用标准 第2部分：工业环境中的抗扰度标准。根据骚扰源与设备的电路、电缆、线路等电磁分离程度的优劣，以及安装质量，可能需要采用高于或低于上述等级的环境等级。严酷的工业环境中的工业线路与较高严酷等级环境有关的其他线路不分离；较高严酷等级环境有关的其他电路和工业环境中的工业电路分离不完善；计算机房和试验室可作为 这类环境的代表。

总体来说近场探头对EMC整改还是有一定用的，但只适用于EMC初学者，复杂系统和无原理图\PCB相关资料的EMC整改。EMC设计和整改的最好办法还是多学学电磁兼容设计相关知识，提升自我内功，以不变应万变。

电磁兼容三要素：干扰源、耦合路径、敏感源。作为三要素之一，一个产品或系统的电磁干扰耦合电路分析是解决EMC问题的必备技能，因此需要将EMC中的各种耦合机理搞清楚才能在实际应用中灵活应用。。电磁干扰是一个多重耦合叠加的问题，在分析复杂问题前，我们先将复杂问题简单化，将其中相对简单的传导耦合搞明白。

在本案例中总结以下产品整改经验：1）发射类试验中，测试数据波形呈现陡峭的尖峰状噪声，基本为窄带噪声，辐射源为产品内部的时钟信号或数据信号。2）除明显的外部时钟电路，MCU的内部时钟也会通过I/O或电源端口以及相应的走线辐射出去。3）MCU内部时钟导致辐射失败的问题，可通过软件在各I/O中增加滤波功能（需要软件支持，否则很麻烦，除非用近场探头定位到是某个I/O主要的耦合电路），也可以在电源端口增加相应的磁珠组成RC滤波来解决。

因此基于di/dt，dv/dt，源阻抗，环形天线和单端天线（单极子天线和偶极子天线）的理论分析，结合Buck电路的特性，分析出电路中的辐射源和耦合路径而基本可以给出对应的解决方案。

电容在电路中不同作用有不同的称呼去耦电容、旁路电容、储能电容，而这些作用又可以统称为滤波。本文将详细解读一下三者之间的差别，并着重说明一下去耦电容的设计方法。

时钟电路做为产品内部的强辐射源，在设计阶段已经选用展频或者分频方案后，见另外接下来就需要对PCB的耦合路径进行规划设计。

时钟电路是产品内部的强辐射源之一，因此在产品设计初期就需要对整个系统的时钟进行EMC设计。本文详细介绍一种系统时钟电路EMC设计方法。

过电应力（EOS）是指元器件承受的电流或电压应力超过其允许的最大范围。产品的电磁兼容（EMC）失效的一种常见模型为过电应力（EOS），也是电子产品失效的最常见的情况之一。过电应力基本与半导体器件相关，EOS事件包括有：静电放电（ESD）、雷击、系统瞬态、电磁脉冲、充电等。本文将详细讨论一下产品设计中如何关注EOS设计。

静电放电是电磁兼容（EMC）系列里最让人头疼的问题之一。无论是现在还是未来，静电问题肯定是做产品设计需要重点考虑的问题。这里来聊聊关于静电放电的一些发展历程和基本原理。