通过状态机来对axi_lite总线操作的仿真测试

本文介绍了一种使用状态机对AXI4_LITE总线进行读写操作的设计方法,详细展示了状态机的时序输出代码及注释,包括写操作与读操作的具体实现。并通过testbench验证了读写操作的一致性。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

上一篇《通过状态机来对axi_lite总线读写操作》中,分享网友的代码。

本工程为VIVADO 2017.04版本,先自定义AXI_LITE slave IP,源码部分未作修改,顶层文件调用该IP,并编写testbench,配合顶层状态机对该从器件先进行写操作,再进行读操作,观察仿真波形,看数据是否一致。工程下载链接在文末给出。

以下摘出状态机中时序输出部分代码及其注释:

    always @(posedge clk_100M or posedge rst) 
    begin
        if (rst) 
        begin
            s_axi_awvalid <= 1'b0;
            s_axi_wvalid <= 1'b0;
            s_axi_arvalid <= 1'b0;
            s_axi_rready <= 1'b0;
            s_axi_bready <= 1'b0;
            s_axi_awaddr <= 0; 
            s_axi_araddr <= 0;
            s_axi_wdata <= 0;
            m_axi_rdata <= 0;
            ipc_ack_r <= 1'b0;
        end
        else 
        begin

            s_axi_awvalid <= 1'b0;
            s_axi_wvalid <= 1'b0;
            s_axi_arvalid <= 1'b0;
            s_axi_rready <= 1'b0;
            s_axi_bready <= 1'b0;
            ipc_ack_r <= 1'b0;

            case(next_state)
            //IDLE:

            WRITE_START:	//不需要跳转条件,即写状态只需要消耗一个时钟周期,然后自动跳转到下一个状态			
            begin			//首先准备好访问地址,和需要写入的数据;同时给出地址有效,数据有效,bready信号
                s_axi_awaddr <= ipc_waddr[6:0];
                s_axi_wdata <= ipc_wdata;
                s_axi_awvalid <= 1'b1;
                s_axi_wvalid <= 1'b1;
                s_axi_bready <= 1'b1;
            end

            WRITE_VALID:	//检测是否接收到slave端的地址ready和数据ready信号
            begin
                s_axi_awvalid <= 1'b1;
                s_axi_wvalid <= 1'b1;    
                s_axi_bready <= 1'b1;
            end

            WRITE_READY:   //等待slave端的bvalid信号到来,表示一次写完成了,即slave端的一个写反馈过程
            begin
                s_axi_bready <= 1'b1;
            end

            //WRITE_BREADY:  //WRITE_BREADY 状态不需要状态跳转条件,只需要消耗一个时钟周期,同时在这个状态中,m_axi_bready <= 1'b1,此状态输出与前一状态相同,此处可省略
            WRITE_END:
            begin
                ipc_ack_r <= 1'b1;
            end

            READ_START:		//首先准备好访问地址,和地址有效信号先拉高
            begin
                s_axi_araddr <= ipc_raddr[6:0];
                s_axi_arvalid <= 1'b1;
            end

            READ_VALID:		//接收到slave端的地址ready信号后,表示可以进行下一次读操作了
            begin
                s_axi_arvalid <= 1'b1;
            end

            //READ_READY:  //当slave端传回来读数据有效信号后,状态机跳转进read_finish状态。没有相关信号需要输出。此状态输出与前一状态相同,此处可省略

            READ_FINISH:
            begin
                m_axi_rdata <= s_axi_rdata;
                s_axi_rready <= 1'b1;
            end

            READ_END:
            begin
                ipc_ack_r <= 1'b1;
            end

            default:
            begin
                s_axi_awvalid <= 1'b0;
                s_axi_wvalid <= 1'b0;
                s_axi_arvalid <= 1'b0;
                s_axi_rready <= 1'b0;
                s_axi_bready <= 1'b0;
                ipc_ack_r <= 1'b0;
            end

            endcase

        end
    end

 testbench文件很简单,复位完成后,先写入四个数据,然后读取四个数据,重复两次:

整体波形:(注意此处贴图有两处错误:1.读写操作时是以32位进行,因此testbench中给出地址不应该以1递增,而应该以4递增;2.顶层文件中s_axi_wstrb信号并未关联其他信号,axi4_lite源码中 if ( S_AXI_WSTRB[byte_index] == 1 ) 判断条件不成立,因此实际上写数据并未真正写入从器件,导致读出来的数据为dafault值0。这两处错误在上传的工程中已做修改,前期的截图未作修改)

 

1

写时序局部波形

读时序局部波形:

另外,由截图可见,(由于没有给s_axi_wstrb赋值,数据没有真正写入)读数据为默认的0,且最初axi_lite源码未做修改,默认为0。后续s_axi_wstrb保持为4'b1111,testbench中读写地址也是以4递增后,整体仿真波形如下:

可以看见,读取的值与先写入的值一致,即状态机对AXI4_LITE slave IP读写成功。

工程下载链接:https://download.youkuaiyun.com/download/keilzc/11264842

没有积分/C币的私信我,分享云盘链接。

### 回答1: AXI4是一种高性能、高带宽的接口协议,在使用时会用到AXI4 Master和AXI4 Slave两个模块。对于AXI4 Master和AXI4 Slave的源代码对应分析,需要从两个模块的功能和架构入手。 AXI4 Master是连接处理器、DMA、FPGA以及其他数据源的主机总线接口,主要用于发送读/写事务请求,以及接收响应数据。其源代码的实现需要遵循AXI4协议的规定,包括发出READ/WRITE数据请求等操作。 而AXI4 Slave是连接存储器、FIFO、寄存器、设备控制器等外设的从机总线接口,主要负责响应AXI4 Master的读/写事务请求。其源代码的实现需要实现AXI4 Slave接口的各类功能,例如收到接收到READ/WRITE数据请求时进行响应的机制等。 总的来说,AXI4 Master和AXI4 Slave的源代码对应分析需要具有扎实的计算机系统结构基础、嵌入式系统开发经验及VHDL或Verilog语言编程技能。在使用时,需要遵循AXI4协议规定,进行必要的代码优化,以提高系统的性能和稳定性。 ### 回答2: AXI4是一种高性能、低功耗、低复杂度的总线协议,被广泛用于FPGA和SoC芯片中。在AXI4中,Master和Slave是两个重要概念,Master可以去向Slave发起读写请求,Slave提供相应的数据或状态返回。 在AXI4 Master Slave源码对应分析中,我们需要先了解AXI4协议的基本原理和结构。AXI4的数据传输包括地址、数据和控制信号三个部分。其中,地址和控制信号一般由Master控制发送,数据由Slave提供返回。Master和Slave之间的通讯可以通过总线信号实现,如时钟、使能、读写标志等。 在源码分析过程中,我们需要先理清楚设计的框架结构和各个模块之间的关系。一般来说,一个AXI4 Master Slave的设计包括Master和Slave两个主模块,以及一些必要的逻辑模块。Master可以是一个外部设备,如CPU,也可以是FPGA内部的逻辑模块;同样地,Slave也可以是一个外部设备,如存储器,也可以是FPGA内部的逻辑模块。在设计内部逻辑模块时,需要考虑合理的接口设计和信号传输方式,以充分利用AXI4协议的特点,实现高效稳定的数据传输。 在进行源码分析时,需要对每个模块的具体功能做详细的了解,如输入输出端口、状态寄存器、控制信号等。此外,还需要仔细考虑各个模块的时序要求,以避免数据传输时的不一致和错误。在分析过程中,可以借助FPGA开发工具的仿真功能,对源码进行模拟验证,以确保设计的正确性和可靠性。 总之,AXI4 Master Slave源码对应分析是一个相对较为复杂和细致的工作,需要对AXI4协议有深刻理解和丰富的实践经验,同时还需要熟练掌握FPGA开发环境和设计工具的使用。只有通过不断地实践和积累,才能在设计中发挥出AXI4协议的最大潜力,实现高性能、低功耗的数据传输。 ### 回答3: AXI4是ARM公司推出的一种高性能片上总线协议,支持多核、功耗优化、多带宽等特性,应用广泛。本文将对AXI4 Master和Slave源码进行分析。 AXI4 Master部分的源码是通用的,可以配置成读写、反悔等各种操作,实现起来比较简单。具体实现代码可以参考Xilinx公司提供的axi_master_burst.v文件。 AXI4 Slave部分的源码比较复杂,需要支持读写反悔各种操作,还要处理数据乱序、地址捕获等问题。通常是通过Finite State Machine(有限状态机)来实现AXI4 Slave端的逻辑。具体实现代码可以参考Xilinx公司提供的axi_slave_lite.v文件。 AXI4协议中的控制信号包括:地址、数据、控制、状态和辅助等。其中,地址信号用于指定操作的地址,控制信号用于指定读写类型等操作,状态信号用于反映操作是否完成,辅助信号提供了一些附加信息。 AXI4 Master和Slave源码是嵌入式系统设计中非常重要的实现部分,掌握其实现原理对于理解AXI4协议及其应用场景非常有帮助。
评论 7
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值