救命[特殊字符]PCB 设计总被电磁问题困扰？这 7 个技巧超管用

在电路板设计与元器件封装小型化、OEM 追求高速系统的当下，电磁兼容性（EMC）与电磁干扰（EMI）成了工程师们的棘手难题。

EMC 关乎电磁能的产生、传播与接收，PCB 设计力求避免相关负面问题。电磁能来源多样，混合交织，设计时需确保电路、走线、过孔及 PCB 材料协同，让信号兼容无干扰。而 EMI 是 EMC 或不良电磁能引发的破坏影响，设计人员要着力减少电磁能产生，降低干扰。以下是 7 个应对电磁问题的实用技巧：

精心设计 PCB 接地：

设计良好的 PCB 接地层是降低 EMI 的关键。增大接地面积，可减少信号发射、串扰与噪声。连接元器件到接地时要细心，否则无法充分发挥接地层的中和作用。复杂 PCB 有多个稳定电压，理想是每个参考电压对应独立接地层，但这会增加成本。折中的办法是在三到五个位置设接地层，每个含多个接地部分，兼顾成本与 EMI、EMC 控制。

低阻抗接地系统对最小化 EMC 很重要，多层 PCB 中可靠接地层优于铜平衡块或散乱接地层，能提供低阻抗电流通路。信号返回地面时间要一致，电流走线要短，源路径与返回路径长度应相等，否则会引发 EMI。

合理区分 EMI：

将模拟电路和数字电路分开是 EMC 设计要点。模拟电路电流大，应远离高速走线或开关信号，可用接地信号保护。多层 PCB 上，模拟与开关或高速走线分置于不同接地层。还可用低通滤波器消除高频噪声。

模拟与数字信号接地层也要分开，数字信号连数字接地，模拟信号接模拟接地。数字电路中，高速信号和时钟走线要短且靠近接地层，同时远离电源平面，防止信号受干扰。

关注串扰与走线：

走线影响电流流动，振荡器等设备的电流要与接地层分开且避免与其他走线并行，并行高速信号易引发 EMC 和 EMI，尤其是串扰。

要缩短电阻和返回电流路径，保证二者长度相等。并行走线宽度为走线宽度两倍时，串扰影响最小，如走线宽 5 密耳，并行线距至少 10 密耳。

巧用去耦电容：

去耦电容能减少串扰，应置于设备电源与接地引脚间，确保低交流阻抗。使用多个去耦电容可在宽频率范围实现低阻抗。放置时，电容值最小的电容器要靠近设备，减少对走线电感影响，其焊盘连过孔或接地层，走线长时用多个过孔降低接地阻抗。

规避 90° 角：

走线、过孔等应避免形成 90° 角，因其会产生辐射，导致电容、特性阻抗变化，引发反射和 EMI。走线拐角处至少以两个 45° 角布线。

谨慎使用过孔：

过孔用于 PCB 不同层导电连接，但会产生电感、电容，可能引发反射，还会增加走线长度，需进行匹配。差分走线尽量避免过孔，若无法避免，两条走线都要使用以补偿延迟。

电缆与物理屏蔽：

承载数字和模拟电流的电缆会产生寄生电容和电感，引发 EMC 问题。双绞线电缆可降低耦合，高频信号用屏蔽电缆并接地以消除 EMI。

物理屏蔽是用金属封装包裹系统，像封闭接地导电容器，能减小天线环路尺寸，吸收 EMI，保护 PCB 电路。