10、深亚微米全局互连优化与射频集成电路互连寄生提取

深亚微米全局互连优化与射频集成电路互连寄生提取

1. 深亚微米全局互连优化

1.1 温度对互连优化的影响

在深亚微米全局互连优化中，温度对互连性能有着显著影响。研究发现，较大线宽的变化为 10%，而 RC 优化和 RLC 优化之间的差异较小，对于最小线宽，差异小于 5%。“真 RLC”线在正确进行 RLC 优化时，其延迟比按 RC 优化的相同线路要小得多。

不同温度下优化的线路之间差异较小，这意味着可以在参考温度下进行优化。通过将优化温度设置在温度范围的中间值左右，可以使整个范围内的变化最小化。对于非关键路径，这种方法是有益的，前提是最大变化不会使它们变为关键路径。而对于关键路径，则需要采用最坏情况方法，即评估整个范围内的最高温度，并在该温度下优化线路，因为延迟是温度的单调递增函数，这样可以确保在所有温度范围内都满足延迟约束。

1.2 未来技术节点的互连优化

对从 130nm 到 65nm 的近期技术节点进行评估，发现新技术中的最小线宽比 130nm 线的电阻大得多，这从 RC 和 RLC 延迟曲线的完全重叠可以看出。对于较大线宽，差异虽然更明显，但仍远低于 130nm 情况。在给定长度下，65nm 节点的延迟比 130nm 节点更差。不过，由于全局互连的平均长度与芯片尺寸严格相关，而芯片尺寸并不随技术节点缩放，所以在给定长度下的比较是合理的。

在最佳中继器数量方面，对于 65nm 线路，在给定长度下需要更多的中继器，即使在缩放长度下也是如此，原因是缩放后的线路比 130nm 线路电阻大得多。

1.3 延迟和误差趋势

在长度为 5mm 的情况下，对从 130nm 到 6