9、CMOS电路功耗与互连优化中的温度效应

CMOS电路功耗与互连优化中的温度效应

1. CMOS电路功耗测量

在CMOS电路的功耗测量中，传统的平均iDD电流（电流表）方法是估算集成电路平均功耗的简单方式。然而，在测量两个输入模式之间或微处理器指令之间的功耗时，平均测量方法就不再适用，需要新的能够测量短时间内功耗的方法。

• 两种新方法 ：
  • 一种是通过测量电阻上的电压降来测量集成电路消耗的功率。
  • 另一种是测量电容上的电压降。

实验表明，使用这些方法在单次输入模式运行中获得的结果，与使用电流表进行无限次输入模式循环获得的结果相当。这两种方法具有很大的灵活性，相比电流表解决方案能提供更多信息，而且其结果可以进行归一化，从而获得与传感元件精确值无关的读数。

• C基测量与电流表测量对比 ：
  • 对于时钟 + 数据路径功率，当β = 15时，C基平均结果与电流表测量结果相当吻合。可以将C基平均结果与电流表测量结果同等看待，并且C基测量无需应用重复输入模式，具有在短时间内测量功率的灵活性，适用于CMOS电路的功率测量。

2. 深亚微米全局互连优化中的温度效应

2.1 引言

长期以来，片上长互连通常被建模为RC分布线，并相应地开发了专门的优化规则。但随着当前时钟频率达到1GHz及以上，由于导线电感不可忽略，需要合适的RLC模型。

温度对片上互连电阻和晶体管电流驱动