14、CMOS电路的稳态与动态电气特性解析

CMOS电路的稳态与动态电气特性解析

1. CMOS逆变器的稳态电气特性

CMOS逆变器（或任何CMOS电路）的一个重要特性是，其输出结构在高电平（HIGH）或低电平（LOW）状态下自身消耗的电流非常小。在这两种状态下，总有一个晶体管处于高阻抗的“关断”状态。只有当电阻性负载连接到CMOS输出端时，才会有电流流动。若没有负载，则无电流流动，功耗为零；若有负载，电流会同时流经负载和“导通”的晶体管，两者都会消耗功率。

1.1 非理想输入下的电路行为

之前我们假设CMOS电路的高电平和低电平输入是理想电压，非常接近电源轨。但实际的CMOS逆变器电路的行为不仅取决于输入电压，还与负载特性有关。
如果输入电压不接近电源轨，“导通”的晶体管可能无法完全导通，其电阻会增加；“关断”的晶体管可能无法完全关断，其电阻可能远小于1兆欧。这两种效应会使输出电压偏离电源轨。
例如，当输入为1.5V时，p沟道晶体管的电阻可能会翻倍，n沟道晶体管开始导通。此时输出为4.31V，仍在高电平信号的有效范围内，但并非理想的5.0V。同样，当输入为3.5V时，低电平输出为0.24V，而非0V。输出电压的轻微下降通常是可以容忍的，但更糟糕的是，此时输出结构会消耗相当大的功率。
当存在电阻性负载时，CMOS逆变器的输出电压会进一步恶化。在“纯”CMOS系统中，电路中的所有逻辑器件都是CMOS。由于CMOS输入阻抗非常高，它们对驱动它们的CMOS输出几乎不构成电阻性负载，因此CMOS输出电平都非常接近电源轨（0V和5V），器件在输出结构上不会浪费功率。但如果将TTL输出或其他非理想逻辑信号连接到CMOS输入，则CMOS输出会以本节所述的方式消耗功率。