verdi技巧分享--合并多个fsdb文件、统计信号边沿

本文介绍了如何使用Verdi工具显示信号高位补零、统计信号上升沿和下降沿、合并复杂的逻辑条件以及将多个fsdb文件合并为一个。作者分享了在NAND操作和Verilog编程中的实用技巧。

0 前言

分享几个这段时间学到的verdi操作

1 如何显示信号高位的0

这个可能对一些有强迫症的有帮助吧

nand相关的操作,有一些特定的cmd,比如 read cmd是 00-30h,我希望波形上显示的就是 00,可以这样操作

随便截取一段波形,如下

框的部分值显示了一个 a

nWave 菜单栏依次点击 View --> Leading Zeros,之后就可以补全高位的 0

看看效果

a变成了0a

2 统计信号的上升沿、下降沿

对于nand的读写,有时候可能需要量一个往nand读写了多少的data,刚开始是先量一下clk的周期,再量一下一段读或者写的时间是多长,做个除法计算数据量

但这有两个问题(我目前能想到的哈):

  • 有时候中途clk可能会停掉,那要是一段一段拉波形确认简直灾难
  • 有时候时钟不
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值