12、电路仿真建模与真值仿真算法解析

电路仿真建模与真值仿真算法解析

1. 晶体管级建模的必要性

在特定的电路配置中，静态CMOS门可被建模为理想的NAND型布尔门，类似的还有NOR和NOT门的静态设计。但并非所有CMOS结构都能映射到布尔门。例如，在图5.6的MOS电路中，NAND和NOR门的输出通过两个nMOS驱动晶体管连接到总线。正常情况下，通常只有一个驱动晶体管会导通，但由于信号延迟或设计错误，可能会出现两个驱动晶体管同时导通的情况。

若所有器件的导通电阻相同，由于NOR门中有两个并联晶体管，输出到地的电阻会低于电源到输出的电阻。根据NOT门中晶体管的阈值电压，MOS总线的输出可能被解释为逻辑0。正确的仿真需要将电路划分为“通道连接组件”，组件内节点的状态由节点电容和导通晶体管形成的导电路径决定。对于给定的输入信号状态，可以在不考虑电路其余部分的情况下确定通道连接组件的输出。

2. MOS总线的逻辑模型

图5.7展示了MOS总线常用的逻辑模型，因其总线信号由OR门产生，也被称为线或结构。当两个控制输入都导通时，1输入会占主导，这模拟了通过MOS电路的上拉路径阻抗低于下拉路径的情况。类似地，也可以对线与或0主导总线进行建模。在一些典型的MOS电路中，主导关系可能会动态变化。只有当总线模块像一个二选一（通常是多选一）的多路复用器，即每次只有一个控制输入导通时，逻辑模型才能始终正确工作。

为了正确模拟MOS电路，逻辑模拟器应具备一定的开关级建模能力。大多数现代模拟器是混合模式类型，大型嵌入式存储块通常被建模为功能模块，随机逻辑一般在逻辑门级使用层次结构进行建模，涉及总线和三态驱动器的部分则在开关级建模，一些可通过自动综合程序实现的模块，如加法器、乘法器等，最初可在功能级建