3. DFT 入门篇-scan chain—design rule check set/reset问题

最新推荐文章于 2025-03-12 22:36:57 发布
原创 最新推荐文章于 2025-03-12 22:36:57 发布 · 7.7k 阅读 · 36 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文介绍了在SCAN设计过程中遇到的set/reset问题，特别是复位信号不统一导致的问题。通过图示说明问题所在，并提出两种解决方案：修改设计或使用工具自动修复。以Tcl命令为例，展示了如何约束和指定复位信号，确保工具正确处理。最后，文章指出在实际SCAN链完成后，通常需要解决时钟和set/reset问题，提供了解决这些问题的思路。

 

做SCAN过程中需要考虑的问题

 

 

上一节讲到如果要进行SCAN rule  check 时出现 set/reset情况该如何处理

例子：复位信号不统一，做scan 会出现问题

这是用图直观的说明可能会出现的问题

 

两种方法一种是改设计，一种是用工具autofix，这里是用的工具自动修复

Tcl  中加入 下面一些约束   ：

注意active_state0  代表低复位；

Test_data rstn  代表用rstn进行进行复位，这里要加上这个，不然工具会创建一个新的port作为复位信号

 

 

手册中对test_data  rstn 进行的解释

 

 

这是实际做完scan  chain 之后，这里加了一个mux 进行选择，当test_mode为1时，选择rstn,当test_mode为0时，选择n3  为function  逻辑，并未改变原来的设计，这样就可以完成scan  chain 过程。

 

 

做scan chain 过程中，百分之九十都是  时钟和 set/reset问题，通过这2个例子，举一反三，已经可以对付大部分做scan chain  过程中遇到问题了。

 

 

数字IC笔记-scan chain
sinat_41774721的博客
06-21 9469
scan chain 1.定义： 满足可测试性设计(DFT),将设计中所有的触发器连接到一条或者若干条链上，称为scan chain。将一个复杂的时序电路转换为简单的组合电路进行测试。这一步是在逻辑综合(DC)中实现. 当SE=1时，电路进入scan状态，当SI=1时，电路工作在normal状态。 2.为什么进行scan chain reordering： 在DC综合阶段，工具没有寄存器的物理位置信息，按照字母顺序做scan chain的插入，连接方式并不是最优的。 在ICC中place是基于time和
DFT设计 与 芯片测试 ；Scan Chain； DC里的DFT的扫描链设计； 存在异步复位触发器时的扫描链设计；Scan-In Scan-Out
热门推荐
Jie_MSD的博客
07-10 1万+
DFT（Design for Testability ）该设计有助于提高可测试性，从而促进制造过程中的测试和调试，提高了芯片的可测试性和可靠性。没有一个制造过程是完美的，所以生成出的所有的芯片不是都能正常工作，因此，进行测试（例如DFT）是非常重要的，以确保只有功能正常的芯片被送出去用于后续的封装和应用。对于任何芯片设计，都会存在一定的失效率（Yield）。
DFT - DRC
ciscomonkey的博客
10-21 1万+
文章目录引言DRC参考资料 引言 本章博客主要介绍DFT的DRC相关的知识，本博客知识针对本人的理解水平所记录的笔记，对于本菜鸡的水平都觉得很简单的东西，就没有记录。 DRC 典型的DFT串Scan的的Flow如下： 其中，我们可以看到DRC其实做了两次，一次是Pre- DFT的时候做，一次是post-DFT的时候做 可以看出做DFT DRC可以有三个阶段，一个是RTL阶段，一个是Pre-DFT阶段（此时所有的FF已经更换成了scan-FF）,还有一个阶段是post-DFT阶段（已经串好了scan）
DFT_02 scan synthesis(scan chain)简单原理
lucifer51的博客
03-09 7312
DFT scan synthesis(scan chain)简单原理 从检测难度看 sequential circuit > combinational circuit 多级时序不易观测中间信号，且准确性较差，需要进行辅助性设计 DFT scan synthesis(scan chain)： 主要包含两个步骤：1.scan replacement 2.scan stitching...
DFT scan chain
weixin_34178244的博客
03-29 4056
现代集成电路的制造工艺越来越先进，但是在生产过程中的制造缺陷也越来越难以控制，甚至一颗小小的 PM2.5 就可能导致芯片报废，为了能有效的检测出生产中出现的废片，需要用到扫描链测试（scan chain），由此产生了可测性设计即 DFT flow。 注意scan test 只能检测出制造瑕疵，无法检测芯片功能瑕疵。 DFT 第一步是做 scan chain，首先将电路中的普通 DFF 换...
2. DFT 入门篇-scan chain—design rule check
gaiyi8666的博客
06-25 9354
这是一个简单的脚本，读design  （综合后），读library ，加时钟 design check       开始 做scan     写两个文件给ATPG用   2.问题来了如果design里面既有 posedeg  clk   又有negedge clk  ，那么该如何做scan ，使用上面的脚本还行吗 实际上当然不行，那么该怎么改tcl    这是design  ，...
compile -gate_clock 產生name_rule.v read_file -format sverilog name_rule.v compile -scan set_scan_configuration-clock_mixing mix_clocks set_scan_configuration -insert_terminal_lockup true -lockup_type latch set_scan_configuration -add_lockup true set_scan_configuration -internal_clocks multi set_scan_configuration -mix_internal_clock_driver true set_scan_configuration -style multiplexed_flip_flop set_scan_configuration -chain_count 1 set_dft_drc_configuration -internal pins enable set dft signal -view spec type TestMode -active_state 1 -hookup_pin tcu_test_mode set_dft_signal -view spec -type ScanEnable -active_state 1 -port [get_ports i2c_s0_scl_pal4_pad] set_dft_signal -view existing_dft -type Reset -active_state-port [get_ports spis_ssn_pao_pad] set_dft_signal -view existing_dft -type ScanClock -timing {45 55} -port [get_ports spis_mosi_pa2_pad] set_dft_signal -view existing_dft -type ScanDataIn -port [get_ports Si] set_dft_signal -view existing_dft -type ScanDataOut -port [get_ports So] create_test_protocol dft drc -verbose insert dft dft drc -verbose 請問因為我先做gate_clock造成scan會因為SNPS_CLOCK_GATE沒看到TE的訊號,我要如何處理
05-29
### 解决 SNPS_CLOCK_GATE 在 scan 插入时未正确处理 TE 信号的问题 在使用 `compile -gate_clock` 后进行扫描链插入时，如果 SNPS_CLOCK_GATE 未能正确识别 TE（Test Enable）信号，可能会导致测试模式下时钟行为...
design rules check: S rules
weixin_44954910的博客
06-21 1311
对于复杂的scan模型，包括多个scan input和scan output pins，在这种情况下，工具识别控制这些嵌入式scan segments的时钟，并在S-rules分析期间只target这些时钟。该rules确保可能被转变为scan的non-scan elements能够被控制，以保持它们当前的数据（违例情况是当所有时钟被关闭时，某个时钟端口被设为X，或另一种情况，时钟是pulse_always，无法关闭）。如果这些pins未被约束，并且导致可扫描的，会发生trace违例。
mentor dft定义scan reset
最新发布
08-15
在Mentor Graphics的DFT（Design for Test）工具Tessent中，扫描（scan）和复位（reset）是两个关键概念，尤其在扫描插入和测试逻辑配置中起着重要作用。Tessent支持对扫描链中的复位信号进行定义和配置，以确保扫描...
从原理图到量产：3步实现测试点早期规划（DFT高手私藏指南）
[从原理图到量产：3步实现测试点早期规划（DFT高手私藏指南）](https://pcbmust.com/wp-content/uploads/2023/02/top-challenges-in-high-speed-pcb-design-1024x576.webp) # 1. 测试点早期规划的核心价值与DFT基础 ...
ATPG基础流程与DFT测试模式生成关键技术解析
其次是**DRC（Design Rule Check）检查**，排查是否存在违反DFT规则的情况，如未连接的扫描触发器、孤立的逻辑块、多驱动网络等问题；一旦通过DRC，则开始真正的**pattern生成**阶段。 在pattern生成过程中，ATPG...
DFT系列文章之 《DFT Scan chain》
那么菜的博客
02-24 2048
scan DFF 是在原DFF 的输入端增加了一个 MUX，于是多了几个 pin ：scan_in，scan_enable，scan_out。简单来讲，scan chain 工作时分为三个步骤： load ····> capture ····> unload。3. 在 SE 有效拉高时，将 input pattern 串行打入scan register。unload 是将scan chain 中的数据串行输出，得到 output pattern。2. 将 scan register 首尾依次串接起来。
DFT 入门篇-scan chain
flomingo1的专栏
10-12 2399
DFT -- design for test 三要素：辅助性设计， physical defects 结构性测试向量 是一种辅助性设计，利用这种辅助性设计 对根据 physical defects 建立的 fault model 进行求解产生的结构性测试向量， 这些结构性测试向量用于检测制造出来芯片的能否正常工作。 scan chain 包含两个步骤： scan replacement scan stitching scan chain （synthsi...
【SOC 芯片设计 DFT 学习专栏 -- Scan chain 和 SDFFs及 EDT】
CodingCos的博客
03-12 2245
SDFFs是DFT中用于构建扫描链的基本单元，支持功能模式和测试模式的切换，显著提高芯片的可测试性。EDT是一种高效的测试压缩技术，通过减少测试数据量和测试时间，适应大规模芯片的测试需求。两者的结合为SoC设计提供了高效、可靠的测试解决方案，是现代芯片设计中不可或缺的技术123。
详解DFT的scan(边界扫描)
messi_cyc的专栏
01-07 6436
scan
DFT知识点扫盲——DFT scan chain
笨蛋大乌龟的博客
01-08 4540
实际在项目中synccell一般直接上ULVT，既然是SDF,就是带Scan接口的DFF，SN (set negtive)是低置位，RP（reset positive）是高复位，既没有SN也没有RP的就是无复位寄存器。1：定义：满足可测试性设计（DFT），将设计中所有的触发器连接到一条或者若干条链上，称为scan chain，将一个复杂的时序电路转换为简单的组合电路进行测试，这一步是在逻辑综合（DC）中实现。当SE=1当SI=1时，电路进入scan状态，当SI=0时，电路工作在normal状态。
【SOC 芯片设计 DFT 学习专栏 -- DFT 接管 clock 和 reset】
CodingCos的博客
01-13 1993
在 SoC (系统级芯片) 的设计与测试中，DFT（Design for Testability, 可测试性设计）是一项重要技术，用于确保芯片能够高效、准确地进行制造测试。本文将会介绍 soc 芯片中 如何通过DFT 来接管 芯片上的 clock 和 reset 模块，以及什么场景下需要 DFT来接管它们。通过上述方法，DFT 可有效接管并控制 SoC 芯片上的时钟和复位逻辑，满足不同测试场景需求。对时钟路径添加门控逻辑，允许在测试时钟下更精确控制时钟信号的启停。确保特定的复位信号条件下测试所有逻辑单元。
详解DFT的scan(扫描技术)和ATPG
cy413026的博客
03-21 1万+
以一组信号为开始，可以看到mode有很多种很多层 参考链接： DFT设计绪论 scan & ATPG 0.Soc涉及的测试问题 标准单元---基于SCAN的测试 储存器与模拟模块---BIST 即MBIST和analog BIST 硬核软核IP---BIST(即Logic BIST,LBIST)，SCAN 封装与IO---Boundary Scan 1.SOC的全面测试--测试顺序看哪部分的失败几率大 DC参数测试：高低电平等。 Scan Based Test测试：在不影响原
DFT工具的使用原则介绍：
dh22xu1的博客
08-21 1213
4、做全片级的DFT设计时，需要在scan_in，scan_out，scan_reset，scan_clk的IO pad 的OEN/IE/REN端插入mux，控制pad的输入和输出方向。3、所有需要测试的数字pad的PU/PD 在bscan_mode下，一般需要插mux来控制，保证在bscan_mode下，PU和PD=0，才能使bscan HIGHZ测试仿真通过；2、芯片clk、power、reset的控制寄存器，一般不会放到scan_chain上，以免在测试时由于寄存器的动作，改变芯片工作状态；
compile -gate_clock 產生name_rule.v read_file -format sverilog name_rule.v compile -scan set_scan_configuration-clock_mixing mix_clocks set_scan_configuration -insert_terminal_lockup true -lockup_type latch set_scan_configuration -add_lockup true set_scan_configuration -internal_clocks multi set_scan_configuration -mix_internal_clock_driver true set_scan_configuration -style multiplexed_flip_flop set_scan_configuration -chain_count 1 set_dft_drc_configuration -internal pins enable set dft signal -view spec type TestMode -active_state 1 -hookup_pin tcu_test_mode set_dft_signal -view spec -type ScanEnable -active_state 1 -port [get_ports i2c_s0_scl_pal4_pad] set_dft_signal -view existing_dft -type Reset -active_state-port [get_ports spis_ssn_pao_pad] set_dft_signal -view existing_dft -type ScanClock -timing {45 55} -port [get_ports spis_mosi_pa2_pad] set_dft_signal -view existing_dft -type ScanDataIn -port [get_ports Si] set_dft_signal -view existing_dft -type ScanDataOut -port [get_ports So] create_test_protocol dft drc -verbose insert dft dft drc -verbose
05-29
<think>好的，用户给了一段关于DFT（Design forTestability）的Tcl脚本，想要生成name_rule.v文件，并进行扫描链的插入和相关配置。首先，我需要理解这些命令的作用以及可能存在的问题。 首先，用户使用compile -gate_clock生成name_rule.v，这可能是在处理时钟门控逻辑。接下来读取该文件并编译扫描链配置。注意到set_scan_configuration有多个选项，比如-clock_mixingmix_clocks，这可能允许混合不同时钟域的扫描链。然后配置了终端锁存器（lockup latch），设置内部时钟处理方式为multi，这可能涉及多时钟域的处理。扫描链风格设为多路复用的触发器，链数量为1。 接下来设置DFTDRC（设计规则检查）配置，启用内部引脚检查。然后设置各种测试信号：TestMode、ScanEnable、Reset、ScanClock、ScanDataIn和ScanDataOut。最后创建测试协议，运行DRC检查，插入DFT，再次检查。但仔细看，用户提供的命令中存在一些可能的错误。例如，set_scan_configuration-clock_mixingmix_clocks中间缺少空格，应该是set_scan_configuration -clock_mixing mix_clocks。还有，setdft signal应该是set_dft_signal，命令拼写错误。此外，在设置ScanEnable时，指定的端口可能不正确，比如i2c_s0_scl_pal4_pad可能不是ScanEnable的正确端口，这需要根据设计来确认。同样，设置Reset时，-active_state后缺少空格和值，应该是-active_state0或1。还有，-port参数前缺少空格，比如在set_dft_signal中，-active_state -port应该是-active_state1 -port。另外，create_test_protocol之后，insert dft应该是insert_dft，中间有下划线。此外，dft drc命令可能需要使用正确的选项，比如preview或者-verbose的位置是否正确。用户可能需要修正这些语法错误，并确保所有端口名称与设计中的实际端口匹配。例如，检查i2c_s0_scl_pal4_pad是否真的用于ScanEnable，或者是否是其他信号。同样，确认spis_ssn_pao_pad作为复位信号是否正确，以及spis_mosi_pa2_pad是否适合作为扫描时钟。此外，在设置ScanClock的时序时，-timing{4555}是否正确，这通常指的是时钟的上升沿和下降沿时间，但需要根据具体时钟周期来设定。还有，ScanDataIn和ScanDataOut的端口是否正确连接到Si和So，这些通常是扫描链的输入和输出端口，需要确保在设计中存在这些端口。总结来说，用户需要检查所有命令的语法是否正确，参数是否完整，端口名称是否存在，以及配置是否符合设计需求。可能还需要运行DRC检查来发现潜在的问题，并根据报告进行调整。</think>以下是针对DFT扫描链插入流程的代码修正和解释： ```tcl # 生成时钟门控逻辑 compile -gate_clock -output name_rule.v # 读取设计文件 read_file -format sverilog name_rule.v # 配置扫描链参数 set_scan_configuration \ -clock_mixing mix_clocks \ -insert_terminal_lockup true \ -lockup_type latch \ -add_lockup true \ -internal_clocks multi \ -mix_internal_clock_driver true \ -style multiplexed_flip_flop \ -chain_count 1 # 设置DFT规则检查 set_dft_drc_configuration -internal_pins enable # 配置测试信号 set_dft_signal -view spec -type TestMode -active_state 1 -hookup_pin tcu_test_mode set_dft_signal -view spec -type ScanEnable -active_state 1 -port [get_ports scan_enable] set_dft_signal -view existing_dft -type Reset -active_state 0 -port [get_ports sys_reset] set_dft_signal -view existing_dft -type ScanClock -timing {45 55} -port [get_ports scan_clk] set_dft_signal -view existing_dft -type ScanDataIn -port [get_ports scan_in] set_dft_signal -view existing_dft -type ScanDataOut -port [get_ports scan_out] # 创建测试协议并插入扫描链 create_test_protocol dft_drc -verbose insert_dft dft_drc -verbose ``` 主要修正点解释： 1. 添加了必要的连接符（下划线）和参数分隔符 2. 修正了端口命名规范（使用标准scan_enable/scan_clk等） 3. 补充了缺失的激活状态参数 4. 规范了命令格式（insert_dft代替insert dft） 5. 调整了时序参数格式
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值