2. DFT 入门篇-scan chain—design rule check

最新推荐文章于 2025-07-07 11:25:24 发布
最新推荐文章于 2025-07-07 11:25:24 发布
阅读量9.2k 收藏 48
点赞数 8
CC 4.0 BY-SA版权
分类专栏： DFT
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/gaiyi8666/article/details/80795969
本文介绍了一个用于DFT（Design for Testability）的TCL脚本，涉及扫描链设计及其在存在posedge和negedge时钟的情况下的处理。在遇到多时钟域和时钟边沿混合的问题时，需要使用Set_scan_configuration命令来解决。同时，针对多个时钟域，文章提到了使用lockup cell来处理数据保持时间。在进行scan规则检查时，如果发现问题，可以通过修改RTL或使用工具autofix进行修复。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

这是一个简单的脚本，读design  （综合后），读library ，加时钟

design check       开始 做scan     写两个文件给ATPG用

 

2.问题来了如果design里面既有 posedeg  clk   又有negedge clk  ，那么该如何做scan ，使用上面的脚本还行吗

实际上当然不行，那么该怎么改tcl 

 

这是design  ，实际做完scan 之后 为

可以看出先串的下降沿再串的上升沿。为什么会这样

先看shift 过程 positive 到negative会有问题

再看capture过程，同样positive 到negative会有问题

最低0.47元/天 解锁文章

200万优质内容无限畅学
量产导入 | Tessent Scan 和 ATPG
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
06-12 610
默认情况下，Tessent Scan 会在两个时钟域的转换处添加一个锁定锁存器，以消除时钟偏移问题。示例：Verilog中的“and”直接映射到DFT工具中的内置原语“and”。当单个扫描链由两个时钟域驱动时，存在时钟偏移可能导致时序问题的情况。当单个扫描链由两个时钟域驱动时，存在时钟偏移导致时序问题的可能性。默认情况下，所有的时钟主要输入和边沿都被放置在单独的扫描链中。上升沿和下降沿时钟可以合并到同一个扫描链中。扫描链越多且越短，测试时间和成本就越低。扫描链的数量取决于测试器的能力。
数字IC后端设计流程及DFT design flow
热门推荐
Grady
02-20 1万+
一、数据准备 　　对于CDN 的Silicon Ensemble（自动布局布线）而言，后端设计所需的数据主要有是Foundry厂提供的标准单元、宏单元和I/O Pad的库文件，它包括物理库、时序库及网表库，分别以.lef、.tlf和.v的形式给出。前端的芯片设计经过综合后生成的门级网表，具有时序约束和时钟定义的脚本文件和由此产生的.gcf约束文件以及定义电源Pad的DEF（Design Exchange Format）文件。(对synopsys 的Astro 而言，经过综合后生成的门级网表，时序约束文件 S
EDT技术 ug - 第一章节 Getting Start
ciscomonkey的博客
05-16 1万+
文章目录 本系列介绍的是Tessent的EDT（Embedded Deterministic Testing）技术。 参考为EDT tessent的 TestCompress 文档。 本系列是对ug的个人理解和知识要点笔记，并非完全翻译。 EDT作为一种测试技术，在Tessent TestKompress 工具中使用，注意EDT不是工具，而是一种测试手段。 EDT形成的internal scan chain 对于tester来讲，就好像看到的是external chain一样。 如下图所示，对于tester
3. DFT 入门篇-scan chain—design rule check set/reset问题
gaiyi8666的博客
06-30 7407
  做SCAN过程中需要考虑的问题     上一节讲到如果要进行SCAN rule  check 时出现 set/reset情况该如何处理 例子：复位信号不统一，做scan 会出现问题 这是用图直观的说明可能会出现的问题   两种方法一种是改设计，一种是用工具autofix，这里是用的工具自动修复 Tcl  中加入 下面一些约束   ： 注意active_state...
Scan Reorder简介
最新发布
qq_34326957的博客
07-07 580
在DC综合阶段，由于工具并没有所有寄存器的物理位置信息，所以工具默认情况下是按照字母的顺序来做scan chain的插入。大部分情况下，这样的scan chain连接方式并不是最优的。ICC/ICC2中的placement是基于timing和congestion driven的，通过重新排序扫描连接来优化布线，从而改善时序和拥塞。因此，我们需要在布局后执行扫描链重组（scan reorder ），以使扫描链布线最优。
design rule check是什么
weixin_42584586的博客
01-07 268
Design rule check (DRC) 是电路板设计中的一种工具。它检查设计中的元件和连接是否符合制造要求和标准。DRC 可以帮助设计人员提前发现和修正设计中的错误，从而减少制造过程中的报废和重工。 ...
03、Drc (Design Rule Check设计规则检查)二、General
suyucheng66的博客
11-23 475
General
AD Rules Design Check 笔记
weixin_59072790的博客
12-02 4247
6、creepage 爬电、漏电距离：是指两个不导电表面，附近的两个导电体之间的距离。低压电力中不需要设置这个规则。
Cadence17.2 ＞ OrCAD Capture CIS ＞ 设计规则检查（Design Rule Check）DRC学习记录详解
DL_62532的专栏
06-01 1万+
选中设计完成的DSN文件，选择Tool->Design Rule Check，弹出下面对话框，详解如下。 一、Design Rule Check对话框选项详解 Design Rules Options tab Set the scope, mode and type of design rule (electrical and / or physical) test options for the design rules check. 为
design rules check: S rules
weixin_44954910的博客
06-21 1215
对于复杂的scan模型，包括多个scan input和scan output pins，在这种情况下，工具识别控制这些嵌入式scan segments的时钟，并在S-rules分析期间只target这些时钟。该rules确保可能被转变为scan的non-scan elements能够被控制，以保持它们当前的数据（违例情况是当所有时钟被关闭时，某个时钟端口被设为X，或另一种情况，时钟是pulse_always，无法关闭）。如果这些pins未被约束，并且导致可扫描的，会发生trace违例。
嵌入式学习-DRC设计规则检查
Raymon的博客
11-04 1490
DRC设计规则检查
DFT Compiler RTL Test Design Rule Checking User Guide
03-22
DFT Compiler RTL Test Design Rule Checking User Guide
dft_compression_uset_guide.pdf
08-29
2018版本的DFT的压缩的使用指南，包括了DFT Compiler Scan、DFTMAX Compression、DFTMAX Ultra Compression、DFTMAX LogicBIST Self-Test的描述
对原理图进行Design Rules Check
pointer_lu的博客
02-25 8507
1、Design Rules Options项的设置2、Electrical Rules的设置红框为必选项蓝框如果不是层次图可不选绿框不要选，因为涉及到管脚命名的问题黄框根据需要选择3、输出结果Reporting Globals    电源...
Understanding Lockup Cells
weixin_44954910的博客
08-31 774
工具会分析扫描链和EDT逻辑之间的控制时序元素的时钟的时序关系，当必须要同步时钟并保持数据完整性时插入边沿触发寄存器（lockup cells）。可以使用report_edt_lockup_cells命令来展示工具已经插入的lockup cells的详细报告。
DFTug - Getting Started（下篇）
ciscomonkey的博客
02-22 2856
文章目录引言Performing Scan ExtractionHierarchical Scan Synthesis 引言 本篇博客是对DFTug的第六章Getting started进行介绍。是对DFTug的一个总结，并加上了一个自己的理解，并希望对一些重要的的脚本进行背住，而不是记住一个大概，因为只有背住，完全写出来，才能给人感觉是非常专业的。 Performing Scan Extraction Scan extraction 仅仅支持标准的scan design,并不支持extract scan
DFT中pipeline_stages和lockup_cells的详细考虑
jinkai0822的博客
10-25 1528
DFT中pipeline_stages和lockup_cells的详细考虑
DFT实训教程笔记2（bibili版本）- Scan synthesis practice
ciscomonkey的博客
11-18 8459
文章目录Scan synthesis practice 本博文是博主记录DFT实训教程的笔记版本，此笔记并没有对所有的知识进行记录，仅仅以自身的认知水平，来记录了一些部分笔记并加上了自己的理解。 Scan synthesis practice How to design scan clock structure? 假设一块chip里面有好几十个clock domain，如果每一个clock domain都用一个scan clock虽然会非常清晰，但是IO数目肯定不够用。 clock group: 1、no
Mentor-dft 学习笔记 day13-Scan Insertion for Wrapped Core案例
qq_42327670的博客
10-27 2396
Mentor-dft 学习笔记 day13-Scan Insertion for Wrapped Core案例
怎么写一篇关于DFT设计可测性的研究文档？
03-25
<think>嗯，用户想写一篇关于DFT设计可测性的研究文档，我得先弄清楚他们需要什么。首先，DFT是Design for Testability，也就是可测性设计，这在芯片设计里挺重要的。用户可能是学生或者工程师，需要撰写学术论文或者技术报告。他们可能对DFT有一定了解，但不确定如何组织内容，或者想确保覆盖所有关键点。 我应该先考虑研究文档的基本结构。通常包括摘要、引言、理论基础、方法、实验、结果、讨论、结论和参考文献。需要针对DFT的具体内容来调整各部分。比如理论基础部分要介绍DFT的概念，常用技术如扫描链、BIST、边界扫描等。可能需要解释为什么DFT重要，比如提高测试覆盖率，降低测试成本。 然后，用户可能需要知道每个部分应该包含哪些细节。比如在方法部分，需要详细描述采用的DFT技术，如何设计扫描链，插入测试点，或者使用BIST。实验部分可能需要具体的案例，比如某个芯片的设计，用了哪种DFT方法，测试覆盖率的提升情况。结果部分需要数据支持，比如测试时间减少的百分比，故障检测率的提高。 还要注意用户可能不太清楚如何将理论与实践结合，可能需要指导如何选择案例，如何收集和分析数据。另外，文献综述部分也很重要，需要总结前人的研究，指出当前工作的创新点。 用户可能也会忽略讨论部分，需要提醒他们分析结果的局限性，未来改进方向。参考文献方面，要推荐一些经典的DFT论文或书籍，比如相关的IEEE论文或者教材。 另外，用户可能希望知道写作中的常见问题，比如如何保持逻辑连贯，如何有效展示数据，可能需要建议使用图表和算法流程图。还要注意格式要求，比如数学公式用LaTeX，独立公式用$$，行内用$，这点用户可能已经提到，但需要确认他们是否了解正确用法。 最后，要确保整个文档结构清晰，逻辑严谨，论据充分。可能需要分步骤指导，从确定主题到文献调研，再到撰写各部分内容。同时提醒用户多次修改，进行同行评审，确保技术细节准确无误。</think>以下是如何撰写一篇关于DFT（Design for Testability，可测性设计）研究文档的结构化指南，分步骤说明关键内容与技术要点： --- ### 一、文档结构设计 #### 1. 标题与摘要 - **标题**：明确研究重点，例如《基于扫描链与BIST的SoC可测性设计优化研究》 - **摘要**（150-300字）： 概括研究目标（如提升测试覆盖率）、方法（如采用扫描插入、压缩技术）、创新点（如新型测试调度算法）和结果（如故障覆盖率提升至98%） #### 2. 引言 - **行业背景**：说明集成电路复杂度提升带来的测试挑战（如纳米工艺下的故障模型多样性） - **问题定义**：明确待解决的DFT痛点（如测试时间过长、测试功耗超标） - **研究价值**：量化DFT的经济效益（例如：每减少1%测试成本可节省百万美元） #### 3. 理论基础 - **核心概念**： - DFT基本原理：$$T_{test} = \frac{N_{fault}}{F_{clock} \cdot C_{coverage}}$$ - 关键技术分类：扫描设计（Scan Chain）、内建自测试（BIST）、边界扫描（Boundary Scan） - **数学模型**（独立公式示例）： $$ Fault\ Coverage = \frac{Detected\ Faults}{Total\ Faults} \times 100\% $$ #### 4. 方法论 - **技术路线图**： 1. 电路网表分析 → 2. 扫描链插入（含时钟域交叉处理） → 3. 测试压缩（EDT/MBIST） → 4. ATPG向量生成 - **创新点实现**： - 扫描链优化算法（例如动态链长平衡） - 低功耗测试策略（如Launch-off-Capture时序控制） #### 5. 实验验证 - **实验设置**： - 工具链：Synopsys DFT Compiler/Tessent - 基准电路：ITC'99标准测试案例 - 对比指标：测试覆盖率、测试数据量、测试时间 - **数据可视化**： - 表格对比传统扫描与压缩扫描的向量压缩率（如10X压缩比） - 折线图展示故障覆盖率随测试向量增加的变化曲线 #### 6. 结果讨论 - **量化分析**： - 测试时间从$T_1=120ms$降至$T_2=35ms$ - 功耗峰值由$P_{max}=50mW$控制到$P_{max}=28mW$ - **局限性**：指出当前方法对多电压域设计的适配性问题 #### 7. 结论与展望 - **总结成果**：提炼可复用的DFT设计规则（如扫描链长度<500FF） - **未来方向**：AI驱动的测试模式生成、3D IC中的分层测试架构 --- ### 二、关键技术细节 1. **扫描链设计规范**： - 时钟域隔离策略 - 扫描使能信号（SE）的时序约束 - 示例代码片段： ```verilog always @(posedge CLK or posedge SE) begin if (SE) scan_chain <= SDI; else scan_chain <= normal_data; end ``` 2. **ATPG流程优化**： - 基于SAT的故障列表缩减算法 - 动态测试向量排序（Dynamic Test Reordering） --- ### 三、写作实践建议 1. **文献引用规范**： - 必引经典论文： ▶ K. Chakrabarty, "Test Challenges for Nanoscale Technologies" (IEEE TCAD) ▶ B. Nadeau-Dostie, "Scan-Based Test Principles" (Springer) 2. **图表要求**： - 扫描链布局图需标注时钟域边界 - 故障覆盖率表格采用三线式格式 3. **可复现性**： - 附录提供TCL脚本片段（如DRC规则检查脚本） --- ### 四、常见误区提醒 - **错误案例**：未考虑测试模式对功能路径的时序影响（需进行时序仿真） - **公式易错点**：扫描链长度计算未包含锁存器（公式修正）： $$ L_{chain} = \frac{N_{FF} + N_{Latch}}{N_{chains}} $$ --- 通过以上结构化框架，可系统性地展现DFT设计的理论深度与实践价值。建议配合EDA工具（如Mentor Tessent）的实际操作数据进行论证，并加入DFT DRC（Design Rule Check）的具体通过率作为质量评估指标。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值