2. DFT 入门篇-scan chain—design rule check

最新推荐文章于 2025-07-07 11:25:24 发布
原创 最新推荐文章于 2025-07-07 11:25:24 发布 · 9.2k 阅读 · 48 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文介绍了一个用于DFT（Design for Testability）的TCL脚本，涉及扫描链设计及其在存在posedge和negedge时钟的情况下的处理。在遇到多时钟域和时钟边沿混合的问题时，需要使用Set_scan_configuration命令来解决。同时，针对多个时钟域，文章提到了使用lockup cell来处理数据保持时间。在进行scan规则检查时，如果发现问题，可以通过修改RTL或使用工具autofix进行修复。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

这是一个简单的脚本，读design  （综合后），读library ，加时钟

design check       开始 做scan     写两个文件给ATPG用

 

2.问题来了如果design里面既有 posedeg  clk   又有negedge clk  ，那么该如何做scan ，使用上面的脚本还行吗

实际上当然不行，那么该怎么改tcl 

 

这是design  ，实际做完scan 之后 为

可以看出先串的下降沿再串的上升沿。为什么会这样

先看shift 过程 positive 到negative会有问题

再看capture过程，同样positive 到negative会有问题

最低0.47元/天 解锁文章

200万优质内容无限畅学
量产导入 | Tessent Scan 和 ATPG
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
06-12 615
默认情况下，Tessent Scan 会在两个时钟域的转换处添加一个锁定锁存器，以消除时钟偏移问题。示例：Verilog中的“and”直接映射到DFT工具中的内置原语“and”。当单个扫描链由两个时钟域驱动时，存在时钟偏移可能导致时序问题的情况。当单个扫描链由两个时钟域驱动时，存在时钟偏移导致时序问题的可能性。默认情况下，所有的时钟主要输入和边沿都被放置在单独的扫描链中。上升沿和下降沿时钟可以合并到同一个扫描链中。扫描链越多且越短，测试时间和成本就越低。扫描链的数量取决于测试器的能力。
数字IC后端设计流程及DFT design flow
热门推荐
Grady
02-20 1万+
一、数据准备 　　对于CDN 的Silicon Ensemble（自动布局布线）而言，后端设计所需的数据主要有是Foundry厂提供的标准单元、宏单元和I/O Pad的库文件，它包括物理库、时序库及网表库，分别以.lef、.tlf和.v的形式给出。前端的芯片设计经过综合后生成的门级网表，具有时序约束和时钟定义的脚本文件和由此产生的.gcf约束文件以及定义电源Pad的DEF（Design Exchange Format）文件。(对synopsys 的Astro 而言，经过综合后生成的门级网表，时序约束文件 S
EDT技术 ug - 第一章节 Getting Start
ciscomonkey的博客
05-16 1万+
文章目录 本系列介绍的是Tessent的EDT（Embedded Deterministic Testing）技术。 参考为EDT tessent的 TestCompress 文档。 本系列是对ug的个人理解和知识要点笔记，并非完全翻译。 EDT作为一种测试技术，在Tessent TestKompress 工具中使用，注意EDT不是工具，而是一种测试手段。 EDT形成的internal scan chain 对于tester来讲，就好像看到的是external chain一样。 如下图所示，对于tester
3. DFT 入门篇-scan chain—design rule check set/reset问题
gaiyi8666的博客
06-30 7411
  做SCAN过程中需要考虑的问题     上一节讲到如果要进行SCAN rule  check 时出现 set/reset情况该如何处理 例子：复位信号不统一，做scan 会出现问题 这是用图直观的说明可能会出现的问题   两种方法一种是改设计，一种是用工具autofix，这里是用的工具自动修复 Tcl  中加入 下面一些约束   ： 注意active_state...
Scan Reorder简介
最新发布
qq_34326957的博客
07-07 592
在DC综合阶段，由于工具并没有所有寄存器的物理位置信息，所以工具默认情况下是按照字母的顺序来做scan chain的插入。大部分情况下，这样的scan chain连接方式并不是最优的。ICC/ICC2中的placement是基于timing和congestion driven的，通过重新排序扫描连接来优化布线，从而改善时序和拥塞。因此，我们需要在布局后执行扫描链重组（scan reorder ），以使扫描链布线最优。
design rule check是什么
weixin_42584586的博客
01-07 268
Design rule check (DRC) 是电路板设计中的一种工具。它检查设计中的元件和连接是否符合制造要求和标准。DRC 可以帮助设计人员提前发现和修正设计中的错误，从而减少制造过程中的报废和重工。 ...
03、Drc (Design Rule Check设计规则检查)二、General
suyucheng66的博客
11-23 478
General
AD Rules Design Check 笔记
weixin_59072790的博客
12-02 4262
6、creepage 爬电、漏电距离：是指两个不导电表面，附近的两个导电体之间的距离。低压电力中不需要设置这个规则。
Cadence17.2 ＞ OrCAD Capture CIS ＞ 设计规则检查（Design Rule Check）DRC学习记录详解
DL_62532的专栏
06-01 1万+
选中设计完成的DSN文件，选择Tool->Design Rule Check，弹出下面对话框，详解如下。 一、Design Rule Check对话框选项详解 Design Rules Options tab Set the scope, mode and type of design rule (electrical and / or physical) test options for the design rules check. 为
design rules check: S rules
weixin_44954910的博客
06-21 1217
对于复杂的scan模型，包括多个scan input和scan output pins，在这种情况下，工具识别控制这些嵌入式scan segments的时钟，并在S-rules分析期间只target这些时钟。该rules确保可能被转变为scan的non-scan elements能够被控制，以保持它们当前的数据（违例情况是当所有时钟被关闭时，某个时钟端口被设为X，或另一种情况，时钟是pulse_always，无法关闭）。如果这些pins未被约束，并且导致可扫描的，会发生trace违例。
嵌入式学习-DRC设计规则检查
Raymon的博客
11-04 1498
DRC设计规则检查
DFT Compiler RTL Test Design Rule Checking User Guide
03-22
DFT Compiler RTL Test Design Rule Checking User Guide
dft_compression_uset_guide.pdf
08-29
2018版本的DFT的压缩的使用指南，包括了DFT Compiler Scan、DFTMAX Compression、DFTMAX Ultra Compression、DFTMAX LogicBIST Self-Test的描述
对原理图进行Design Rules Check
pointer_lu的博客
02-25 8510
1、Design Rules Options项的设置2、Electrical Rules的设置红框为必选项蓝框如果不是层次图可不选绿框不要选，因为涉及到管脚命名的问题黄框根据需要选择3、输出结果Reporting Globals    电源...
Understanding Lockup Cells
weixin_44954910的博客
08-31 775
工具会分析扫描链和EDT逻辑之间的控制时序元素的时钟的时序关系，当必须要同步时钟并保持数据完整性时插入边沿触发寄存器（lockup cells）。可以使用report_edt_lockup_cells命令来展示工具已经插入的lockup cells的详细报告。
DFTug - Getting Started（下篇）
ciscomonkey的博客
02-22 2856
文章目录引言Performing Scan ExtractionHierarchical Scan Synthesis 引言 本篇博客是对DFTug的第六章Getting started进行介绍。是对DFTug的一个总结，并加上了一个自己的理解，并希望对一些重要的的脚本进行背住，而不是记住一个大概，因为只有背住，完全写出来，才能给人感觉是非常专业的。 Performing Scan Extraction Scan extraction 仅仅支持标准的scan design,并不支持extract scan
DFT中pipeline_stages和lockup_cells的详细考虑
jinkai0822的博客
10-25 1535
DFT中pipeline_stages和lockup_cells的详细考虑
DFT实训教程笔记2（bibili版本）- Scan synthesis practice
ciscomonkey的博客
11-18 8464
文章目录Scan synthesis practice 本博文是博主记录DFT实训教程的笔记版本，此笔记并没有对所有的知识进行记录，仅仅以自身的认知水平，来记录了一些部分笔记并加上了自己的理解。 Scan synthesis practice How to design scan clock structure? 假设一块chip里面有好几十个clock domain，如果每一个clock domain都用一个scan clock虽然会非常清晰，但是IO数目肯定不够用。 clock group: 1、no
Mentor-dft 学习笔记 day13-Scan Insertion for Wrapped Core案例
qq_42327670的博客
10-27 2398
Mentor-dft 学习笔记 day13-Scan Insertion for Wrapped Core案例
compile -gate_clock 產生name_rule.v read_file -format sverilog name_rule.v compile -scan set_scan_configuration-clock_mixing mix_clocks set_scan_configuration -insert_terminal_lockup true -lockup_type latch set_scan_configuration -add_lockup true set_scan_configuration -internal_clocks multi set_scan_configuration -mix_internal_clock_driver true set_scan_configuration -style multiplexed_flip_flop set_scan_configuration -chain_count 1 set_dft_drc_configuration -internal pins enable set dft signal -view spec type TestMode -active_state 1 -hookup_pin tcu_test_mode set_dft_signal -view spec -type ScanEnable -active_state 1 -port [get_ports i2c_s0_scl_pal4_pad] set_dft_signal -view existing_dft -type Reset -active_state-port [get_ports spis_ssn_pao_pad] set_dft_signal -view existing_dft -type ScanClock -timing {45 55} -port [get_ports spis_mosi_pa2_pad] set_dft_signal -view existing_dft -type ScanDataIn -port [get_ports Si] set_dft_signal -view existing_dft -type ScanDataOut -port [get_ports So] create_test_protocol dft drc -verbose insert dft dft drc -verbose
05-29
<think>好的，用户给了一段关于DFT（Design forTestability）的Tcl脚本，想要生成name_rule.v文件，并进行扫描链的插入和相关配置。首先，我需要理解这些命令的作用以及可能存在的问题。 首先，用户使用compile -gate_clock生成name_rule.v，这可能是在处理时钟门控逻辑。接下来读取该文件并编译扫描链配置。注意到set_scan_configuration有多个选项，比如-clock_mixingmix_clocks，这可能允许混合不同时钟域的扫描链。然后配置了终端锁存器（lockup latch），设置内部时钟处理方式为multi，这可能涉及多时钟域的处理。扫描链风格设为多路复用的触发器，链数量为1。 接下来设置DFTDRC（设计规则检查）配置，启用内部引脚检查。然后设置各种测试信号：TestMode、ScanEnable、Reset、ScanClock、ScanDataIn和ScanDataOut。最后创建测试协议，运行DRC检查，插入DFT，再次检查。但仔细看，用户提供的命令中存在一些可能的错误。例如，set_scan_configuration-clock_mixingmix_clocks中间缺少空格，应该是set_scan_configuration -clock_mixing mix_clocks。还有，setdft signal应该是set_dft_signal，命令拼写错误。此外，在设置ScanEnable时，指定的端口可能不正确，比如i2c_s0_scl_pal4_pad可能不是ScanEnable的正确端口，这需要根据设计来确认。同样，设置Reset时，-active_state后缺少空格和值，应该是-active_state0或1。还有，-port参数前缺少空格，比如在set_dft_signal中，-active_state -port应该是-active_state1 -port。另外，create_test_protocol之后，insert dft应该是insert_dft，中间有下划线。此外，dft drc命令可能需要使用正确的选项，比如preview或者-verbose的位置是否正确。用户可能需要修正这些语法错误，并确保所有端口名称与设计中的实际端口匹配。例如，检查i2c_s0_scl_pal4_pad是否真的用于ScanEnable，或者是否是其他信号。同样，确认spis_ssn_pao_pad作为复位信号是否正确，以及spis_mosi_pa2_pad是否适合作为扫描时钟。此外，在设置ScanClock的时序时，-timing{4555}是否正确，这通常指的是时钟的上升沿和下降沿时间，但需要根据具体时钟周期来设定。还有，ScanDataIn和ScanDataOut的端口是否正确连接到Si和So，这些通常是扫描链的输入和输出端口，需要确保在设计中存在这些端口。总结来说，用户需要检查所有命令的语法是否正确，参数是否完整，端口名称是否存在，以及配置是否符合设计需求。可能还需要运行DRC检查来发现潜在的问题，并根据报告进行调整。</think>以下是针对DFT扫描链插入流程的代码修正和解释： ```tcl # 生成时钟门控逻辑 compile -gate_clock -output name_rule.v # 读取设计文件 read_file -format sverilog name_rule.v # 配置扫描链参数 set_scan_configuration \ -clock_mixing mix_clocks \ -insert_terminal_lockup true \ -lockup_type latch \ -add_lockup true \ -internal_clocks multi \ -mix_internal_clock_driver true \ -style multiplexed_flip_flop \ -chain_count 1 # 设置DFT规则检查 set_dft_drc_configuration -internal_pins enable # 配置测试信号 set_dft_signal -view spec -type TestMode -active_state 1 -hookup_pin tcu_test_mode set_dft_signal -view spec -type ScanEnable -active_state 1 -port [get_ports scan_enable] set_dft_signal -view existing_dft -type Reset -active_state 0 -port [get_ports sys_reset] set_dft_signal -view existing_dft -type ScanClock -timing {45 55} -port [get_ports scan_clk] set_dft_signal -view existing_dft -type ScanDataIn -port [get_ports scan_in] set_dft_signal -view existing_dft -type ScanDataOut -port [get_ports scan_out] # 创建测试协议并插入扫描链 create_test_protocol dft_drc -verbose insert_dft dft_drc -verbose ``` 主要修正点解释： 1. 添加了必要的连接符（下划线）和参数分隔符 2. 修正了端口命名规范（使用标准scan_enable/scan_clk等） 3. 补充了缺失的激活状态参数 4. 规范了命令格式（insert_dft代替insert dft） 5. 调整了时序参数格式
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值