对原理图进行Design Rules Check

最新推荐文章于 2025-05-24 18:34:23 发布
原创 最新推荐文章于 2025-05-24 18:34:23 发布 · 8.4k 阅读 · 17 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

1、Design Rules Options项的设置


2、Electrical Rules的设置

红框为必选项

蓝框如果不是层次图可不选

绿框不要选，因为涉及到管脚命名的问题

黄框根据需要选择


3、输出结果

Reporting Globals    电源





Cadence Allegro 导出Waived Design Rules Check Report报告详解
fydar的博客
04-09 1188
本文简单介绍什么是Waived Design Rules Check Report，以及该报告作用和导出方法。
2. DFT 入门篇-scan chain—design rule check
gaiyi8666的博客
06-25 9210
这是一个简单的脚本，读design  （综合后），读library ，加时钟 design check       开始 做scan     写两个文件给ATPG用   2.问题来了如果design里面既有 posedeg  clk   又有negedge clk  ，那么该如何做scan ，使用上面的脚本还行吗 实际上当然不行，那么该怎么改tcl    这是design  ，...
design rule check是什么
weixin_42584586的博客
01-07 254
Design rule check (DRC) 是电路板设计中的一种工具。它检查设计中的元件和连接是否符合制造要求和标准。DRC 可以帮助设计人员提前发现和修正设计中的错误，从而减少制造过程中的报废和重工。 ...
PCB设计教程【入门篇】——PCB设计基础-PCB构成与组成
最新发布
2501_91732643的博客
05-24 953
本教程基于B站Expert电子实验室的PCB设计教学的整理，为个人学习记录，旨在帮助PCB设计新手入门。所有内容仅作学习交流使用，无任何商业目的。若涉及侵权，请随时联系，将会立即处理。
Cadence17.2 ＞ OrCAD Capture CIS ＞ 设计规则检查（Design Rule Check）DRC学习记录详解
DL_62532的专栏
06-01 1万+
选中设计完成的DSN文件，选择Tool->Design Rule Check，弹出下面对话框，详解如下。 一、Design Rule Check对话框选项详解 Design Rules Options tab Set the scope, mode and type of design rule (electrical and / or physical) test options for the design rules check. 为
AD Rules Design Check 笔记
weixin_59072790的博客
12-02 4155
6、creepage 爬电、漏电距离：是指两个不导电表面，附近的两个导电体之间的距离。低压电力中不需要设置这个规则。
03、Drc (Design Rule Check设计规则检查)二、General
suyucheng66的博客
11-23 440
General
AD从原理图到PCB超详细教程
热门推荐
人生寂寞如雪
05-10 17万+
我在学习AD的时候，看了网上很多教程，但是东西很杂，有很多条理不清而且废话很多，所以相信大家学习的时候也是遇到一样的困难。我就特地写一篇帖子，整理了一下AD从画原理图开始一直到画完PCB文件的所有步骤，一方面是供大家参考学习，另一方面可以方便我自己学习记忆更加深刻。我用的版本是AD16中文版，大家用新的版本AD20或者AD22应该操作都是差不多的。
Allegro16.6——自我学习笔记——创建原理图工程
遥远的一方彼岸的博客
05-06 3316
OrCAD使用启动OrCAD Capture CIS创建原理图工程工程结构设置原理图纸格式 启动OrCAD Capture CIS 这里默认安装好了Cadence 16.6版本软件全家桶，然后pj了，商业运用请支持正版，文章仅供交流学习使用。安装好后启动OrCAD Capture CIS，图标长这样，启动后有一个选择版本框，就选择OrCAD Capture CIS就好。 创建原理图工程 设计电路板...
Cadence——原理图相关教程
haonanyayaya的博客
01-15 1万+
包含创建文件，原理图，元器件，规则检查，PDF与BOM清单输出，各类PCB网表
《Cadence 16.6电路设计与仿真从入门到精通》——2.5 Design Entry HDL原理图图形界面...
weixin_34234829的博客
05-02 3221
本节书摘来自异步社区《Cadence 16.6电路设计与仿真从入门到精通》一书中的第2章，第2.5节,作者： 王超 , 胡仁喜等 更多章节内容可以访问云栖社区“异步社区”公众号查看。 2.5 Design Entry HDL原理图图形界面 Design Entry HDL是Cadence公司自身的旧版软件Concept HDL，是设计环境支持行为和结构的...
原理图和PCB check list
02-27
硬件设计原理图 和 PCB check list 模板设计。
03、Drc (Design Rule Check设计规则检查)一、Delay (延迟)
suyucheng66的博客
11-22 826
Delay (延迟)：
嵌入式学习-DRC设计规则检查
Raymon的博客
11-04 1458
DRC设计规则检查
17.4版本的OrCAD中，Design Rules Check(DRC)的使用？
ygf___的博客
10-07 6614
17.4版本的OrCAD中，Design Rules Check(DRC)的使用？
Cadence Allegro 导出设计规则检查报告详解
ZynCobol的博客
09-22 1424
设计规则检查（Design Rules Check，DRC）是电子设计自动化（Electronic Design Automation，EDA）中的重要步骤之一，用于验证电路布局是否符合预定义的规则和约束。然后，运行设计规则检查，并将导出选项设置为HTML格式，指定导出文件的路径。导出的报告将提供详细的检查结果，帮助您分析PCB设计的规则违规情况，并进行必要的修复和优化。检查完成后，选择 “File” -> “Export” -> “DRC Report”，以打开导出设计规则检查报告的窗口。
原理图checklist
huxyc的博客
05-10 3488
中兴通信的一份Checklist 原理图制图规范 编号 级别 条目内容 备注 1 规定 原理图必须采用公司统一原理图库。 2 规定 原理图应采用 0.100 栅格 3 规定 原理图正文字体设置参照原理图设计规范，采用
原理图check list
小幽余生不加糖
03-25 1018
做表格太麻烦了，截个图吧，后续用得到可以码下来： 原理图check list：
orcad分块原理图
03-20
<think>好的，用户想了解OrCAD中分块原理图的功能和用法，以及创建方法。首先，我需要回忆OrCAD的相关知识，尤其是分块原理图的部分。分块原理图主要用于复杂电路设计，将整个系统分成多个模块，每个模块对应一个子原理图，方便团队协作和模块化管理。 接下来，我需要确定用户的需求层次。他们可能正在处理一个大型项目，需要分工合作，或者想提高设计效率。因此，除了基本创建方法，可能还需要知道如何连接不同模块，比如使用端口和连接符。 然后，参考提供的引用内容，虽然引用主要提到Title Block、连接符和封装创建，但可以关联到分块设计。例如，引用[2]和[3]提到使用Excel快速创建封装，这可能间接说明分块原理图需要良好的模块封装管理。引用[1]提到不同页面连接符，这在分块原理图中也很重要，确保模块间正确连接。 用户的问题包括功能和用法，创建方法及作用。需要分步骤说明创建过程，可能包括新建层次块、添加端口、连接符使用等。同时，要强调分块的优势，比如易维护、复用性等，以及应用场景，如大型项目或团队协作。 还要注意用户不可见的系统指令，比如数学格式和引用标识。回答中如果有数学表达式需用$...$，但OrCAD相关内容可能较少涉及数学，但如果有方程或变量可能需要处理。引用需要自然添加，比如在提到连接符时引用[1]。 最后，生成相关问题需要考虑用户可能进一步的问题，比如分块设计的优缺点、模块复用方法或团队协作注意事项，确保覆盖用户潜在需求。</think>### OrCAD分块原理图功能及使用方法 #### 一、分块原理图核心作用 1. **模块化设计**：将复杂电路系统划分为$n$个功能模块（如电源模块、信号处理模块），每个模块对应独立原理图文件 2. **层次化结构**：通过顶层框图（Block Diagram）展示模块间连接关系，形成树状结构[^2] 3. **团队协作**：支持多人并行设计不同模块，提升开发效率 4. **设计复用**：成熟模块可跨项目重复使用，通过`Design Cache`实现元件调用[^3] #### 二、创建方法（V17.4版本） **步骤1：创建层次框图** ```verilog File > New > Block Diagram Place > Hierarchical Block ``` 在属性窗口设置： - Reference Designator：模块标识（如U1） - Implementation Type：Schematic View - Implementation name：模块原理图路径 **步骤2：添加接口端口** ```verilog Place > Hierarchical Port ``` 常用端口类型： - `Port Both` 双向端口 - `Port Left/Right` 单侧端口 - `Power` 电源端口 **步骤3：模块关联** 右键点击框图 > `Descend Hierarchy`进入子原理图编辑界面，自动继承端口定义[^1] #### 三、连接符使用规范 1. **跨页连接**：使用`Off-Page Connector`实现不同页面信号连接 2. **全局连接**：电源类信号推荐使用`Global Net`（如VCC3V3） 3. **命名规范**： - 信号网络：`<模块名>_<信号名>`（如PWR_12V_IN） - 端口命名：保持顶层与子图一致 #### 四、设计验证流程 1. **电气规则检查**（DRC）：`Tools > Design Rules Check` 2. **网络表生成**：`Tools > Create Netlist` 生成`*.net`文件 3. **交叉探测**：`Ctrl+左键`点击信号追踪跨模块连接
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值