62、时钟分配与延迟调整技术解析

时钟分配与延迟调整技术解析

1. 时钟接收器阈值不确定性的影响

在时钟分配中，输入建立时间可能参考时钟满足 $V_{IL}$ 的瞬间，而输入保持要求则参考时钟满足 $V_{ITT}$ 的瞬间。信号上升时间、信号幅度与不确定阈值效应导致的不确定性（或偏差）之间存在一定关系。具有严格控制 $V_{IL}$ 和 $V_{ITT}$ 的差分接收器系列，由于阈值不确定性导致的偏差很小。

需要记住的是，$V_{IL}$ 和 $V_{ITT}$ 之间的差异会导致时钟接收器切换的确切时刻存在不确定性。在进行偏差预算时，必须将时钟接收器的切换不确定性考虑在内。

2. 分割终端的影响

电阻性负载会衰减数字驱动器的输出，但不会改变其上升（或下降）时间。通过一个基本的阶跃响应测试可以说明这一点。在测试中，一个数字逻辑门用一个输出阻抗为 $10\Omega$ 的阶跃电压源表示，对于四个不同的负载电阻 $R_L$ 值，展示了响应 $y(t)$。
- 当 $R_L$ 设为无穷大（开路）时，输出 $y(t)$ 复制 $x(t)$，上升到驱动器的全开路电压。图表上标记了 10% 和 90% 的交叉点，说明了源的 10% 到 90% 开路上升时间 $t_{10 - 90\%}$。
- 当 $R_L$ 设为 $100\Omega$ 时，信号上升幅度不如开路时高。对于一个 $10\Omega$ 的驱动器和一个 $100\Omega$ 的负载 $R_L$，预计只能看到 90% 的响应，信号峰值仅接近开路幅度的 90%。如果将上升时间定义为信号达到开路电压的 90% 的时间，可能需要等待很长时间。例如，对于一个 $89\Omega$ 的负载，上升时间将无法定义。
- 为