15、对称多处理器片上系统顺序规范的自动并行化

对称多处理器片上系统顺序规范的自动并行化

1. 引言

随着技术发展，设备计算能力不断提升，但面临功耗、散热、时钟频率提升困难以及技术复用等问题，利用应用程序的固有并行性，在多个现成处理器核心上执行成为趋势。不过，并行应用开发复杂，涉及非确定性、通信、同步等诸多问题。为解决这些问题，提出了一种顺序程序自动并行化的方法，涵盖从高级顺序C语言描述到多处理器片上系统原型部署的完整设计流程。

2. 相关工作

多处理器系统日益常见，开发相关程序不易。目前有两种主要策略来简化开发：一是使用问题解决环境从高级顺序描述生成并行程序；二是依靠机器无关的代码注释。本方法采用第一种策略。

并行化过程可分解为多个步骤，包括将初始规范解析为中间图表示、分区、任务图调度等。不同研究采用了不同的中间表示和算法，例如：
- Girkar等人提出分层任务图（HTG），用于提取任务级并行性，并简化任务节点执行条件。
- Luis等人使用Petri网模型表示并行代码，并应用优化技术减少显式同步开销。
- Newburn和Shen通过PEDIGREE编译器实现自动并行化，使用程序依赖图（PDG）作为中间表示。

聚类和合并阶段通常分开讨论，有确定性聚类算法和使用进化算法的研究。本方法的中间表示扁平化所有依赖信息，可提取更多并行性，且依赖动态启动条件，无需静态调度机制。

3. 目标架构

目标架构是对称共享内存多处理器片上系统（MPSoC），选择在基于现场可编程门阵列（FPGA）开发的CerberO架构上测试代码。

CerberO架构特点