ZYNQ 中PS与PL交互的硬件接口

一、ZYNQ整体框图

二、细节图

三、PL与PS交互接口

1、接口介绍

在 ZYNQ 芯片内部用硬件实现了 AXI 总线协议，包括 12 个物理接口，分别为

S_AXI_HP{0:3}_FPD -------> (PL为master,PS为slave)，
S_AXI_LPD -------> (PL为master,PS为slave)，
S_AXI_ACE_FPD -------> (PL为master,PS为slave)，
S_AXI_ACP_FPD -------> (PL为master,PS为slave)，
S_AXI_HPC{0,1}_FPD -------> (PL为master,PS为slave)，

M_AXI_HPM{0,1}_FPD -------> (PS为master,PL为slave)，
M_AXI_HPM0_LPD 接口-------> (PS为master,PL为slave)。

2、接口功能说明：

S_AXI_HP{0:3}_FPD 接口，是高性能/带宽的 AXI4 标准的接口，总共有四个，PL 模块作为主设备连接。主要用于 PL 访问 PS 上的存储器（DDR 和 FPD Main Switch）。

S_AXI_LPD 接口，高性能端口，连接 PL 到 LPD。低延迟访问 OCM 和