ZYNQ PS和PL交互

最新推荐文章于 2025-05-01 00:02:25 发布
最新推荐文章于 2025-05-01 00:02:25 发布
阅读量718 收藏 5
点赞数 3
分类专栏： FPGA学习之知识体系进阶理论篇 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Qqyangleiyu/article/details/143927691
版权

ZYNQ PS和PL交互

文章目录

前言

一、交互方式

在这里插入图片描述

1.1 GP接口

AXIM_GP:属于AXI-lite协议。适用于少量数据
在这里插入图片描述
一般不用AXI-FIFO作为数据交互，因为互联模块本身也有FIFO（但是空间小）。大量数据其实也就不用这种方式。

1.2 PS AXI_MASTER

在这里插入图片描述

1.3 PS AXI_SLAVE

在这里插入图片描述

1.4 HP接口和ACP接口

适用快速、大量数据传输交互

二 GP接口应用

使用一个GP接口实现对PL端的BRAM的读写
Vivado Block Memory Generator v8.4学习总结
GP接口
通过BRAM实现PS与PL数据交互

代码如下：

`timescale 1ns / 1ps

module RAM_WR#(
    parameter       P_OPERATION_NUM = 40    ,
    parameter       P_DATA_WIDTH    = 32    ,
    parameter       P_WRITE_BASEADDR= 0     ,
    parameter       P_READ_BASEADDR = 40    
)(
    input           i_clk           ,
    input           i_rst
最低0.47元/天 解锁文章
ZYNQ PS-PL数据交互方式总结
wangjie36的博客
06-29 1万+
一，中断 二，IO方式：MIO EMIO GPIO 三，BRAM或FIFO或EMIF （1）通过BRAM实现PL/PS之间交互 PS 的配置如下图所示。使能 M_AXI_GP0 口，将 FCLK_CLK0 设为 100MHz，使能 PL 至 PS 的中断。 AXI BRAM Controller IP 核连接 PS 的 M_AXI_GP0 口和 BRAM，完成 AXI 接口至 BRAM 接口的转换。 添加BRAM，将BRAM设置为双口RAM，将PORTA与AXI B...
ZYNQ第六章-PS与PL数据交互第一篇
m0_56222647的博客
03-27 7133
写代码的时候需要注意一点，在平时我们使用BRAM时候，如果位宽为32，那么地址加一时候的单位是以4字节为单位，但是在BD里面通过AXI BRAM CTRL去控制BRAM的时候，地址加一对应的是一个byte数据，我们位宽为32，那么写一个数据，地址就应该加32/8，也就是4。读完数据延时5ms后PS端在BRAM地址40-79当中写入40byte数据，一次写入32bit，所以地址一次加4.PL端在BRAM地址0-39写入十个从0开始的递增数据，然后让PS端去读。
ZYNQ MPSOC之PL与PS数据交互DMA方式
toonyhe的博客
05-01 796
XILINX ZYNQ 以及 ZYNQ MPSOC主要优势在于异构 ARM+FPGA。其中非常关键的一点使用了 AXI 总线进行高速互联。而且这个 AXI 总线是开放给我们用户使用的。在前面的文章中我们详解了使用了AXI-HP方式PL到PS端进行数据交互。本文主要涉及到DMA访问方式，实现PL端到PS端数据互访，并测试在当前数据总线位宽和PL端频率下DMA方式的带宽速度。本文介绍了FPGA使用DMA进行PL到PS端内存互访，实现PL端与PS端数据交互。
ZYNQ从放弃到入门（八）-PS和PL交互
OpenFPGA的博客
05-10 1万+
之前的几篇文章主要集中在 Zynq SoC 的处理系统 (PS) 方面，包括：使用 MIO 和 EMIOZynq SoC 的中断结构Zynq 私有定时器和看门狗Zynq SoC 的三重定时器计数器 (TTC)然而，从设计角度来看，Zynq SoC 真正令人兴奋的方面是创建一个使用 Zynq 可编程逻辑 (PL) 的应用程序。使用 PL 将任务从 PS 加载到 PL 端，为...
利用AXI-stream总线实现PS-PL端数据传输
qq_37719487的博客
03-14 2965
数据传输基本测试HLSVivadoSDK HLS 使用AXI-stream作为总线接口时，有以下两种定义数据类型的方法，其中ap_axis是有符号数定义，ap_axiu是无符号数定义。如果使用int，float等类型定义数据，AXI_stream会因为缺少相关副通道信号而导致传输失败。 template<int D,int U,int TI,int TD> struct ap_axis{ ap_int<D> data; ap_uint<(D+7
ZYNQ：AXI-Stream FIFO驱动程序（PS部分）
qq_36426195的博客
11-17 3851
zedboard的PS部分axi stream fifo程序注释
ZYNQ第七章-PS与PL数据交互第二篇
m0_56222647的博客
03-26 1333
在上一篇内容当中，介绍了PS端通过M_AXI_GP接口和PL端进行交互，但由于M_AXI_GP接口是一个AXI_Lite接口，所以更多时候作为PS端控制PL端一些寄存器时使用，若要进行大量数据交互，则行不同。
ZYNQ PS PL 数据交互 Bram
z555hzl的博客
08-25 4302
文章目录前言一、ZYNQ数据交互方式二、Create Block Design1.创建硬件工程2.封装的ip代码3.使用vitis写ps端程序输出效果 前言 关于zynq PS PL 数据交互的方式，本文搭建了一个基于Bram的数据交互方式 以下是本篇文章正文内容，下面案例可供参考 一、ZYNQ数据交互方式 AXI DMA AXI DMA 主要进行大批量的数据交换，有两种模式Direct Register Mode和Scatter/Gather Mode，前者为传统的DMA方式，目标地址，源地址，长度.
ZYNQ MPSOC之PL与PS数据交互及数据共享
toonyhe的博客
04-22 1045
XILINX ZYNQ 以及 ZYNQ MPSOC主要优势在于异构 ARM+FPGA。其中关键非常关键的一点使用了 AXI 总线进行高速互联。而且这个 AXI 总线是开放给我们用户使用的。在前面的文章中我们详解了AXI总线、AXI-STREAM等总线，其中都使用到了 AXI 总线对 FPGA 部分的 IP 互联到 AXI 总线，因为ARM的CPU也是互联到AXI 总线，这样 FPGA 和 ARM 就可以交互数据了。
FPGA技术AXI-LITE协议详解：ZYNQ PS与PL交互中的读写过程及端口信号功能说明
最新发布
05-15
适合人群：对FPGA开发有一定了解，尤其是关注ZYNQ PS与PL交互的技术人员或学生。 使用场景及目标：①帮助开发者理解AXI4协议体系中的AXI_LITE协议，掌握其基本概念和工作原理；②为从事FPGA设计或嵌入式系统开发的...
PL2PS2PL v3.0 数据输入的实现2
gjyntyyx的博客
09-06 291
米联客给出的数据输入仅仅是在相同时钟域下的实现，fifo的输入输出时钟都为100MHz，然而在我的项目中，需要的是对音频信号以31.25KHz进行采样，然后将采样得到的数据以40MHz的速率送到fifo中，并以120MHz的速率进行读取。在读取到DDR中之后，在PS端进行滤波处理，滤波结束后DMA以120Mhz传输到fifo_out,并以8Mhz进行读取输出。这篇将记录异步时钟域fifo的实现。
基于Zynq 配置DMA在PS DDR 端和在PL AXI-Stream FIFODF
02-27
基于Zynq 配置DMA在PS DDR 端和在PL AXI-Stream FIFODF
zynq中的GP口
weixin_41230430的博客
08-19 730
在Zynq架构中，GP（General Purpose）口是AXI（Advanced eXtensible Interface）总线接口的一种，用于实现PS（处理系统）与PL（可编程逻辑）之间的高速数据传输和控制信息交互。需要注意的是，在实际应用中应根据具体需求和系统资源情况来合理配置和使用GP口以确保系统的稳定性和高效性。同时，在PL端也需要编写相应的逻辑代码来响应来自PS的读写请求或发起向PS的读写请求。地址映射：将GP口的地址映射到PS的内存空间中，以便PS可以通过访问内存的方式来访问GP口。
AIX-stream FIFO 实现CPU与FPGA数据流交互
qq_32938605的博客
11-02 1万+
AIX-stream FIFO 实现CUP与FPGA数据流交互基于地址形式的交互与基于流形式的交互AXI-stream FIFO数据读写测试AXI-stream总线读写协议AXI-FIFO与CPU数据交互PS发送数据，PL读取实验 基于地址形式的交互与基于流形式的交互 上周许老师说，内容我看不太懂，但是你要认真写，不然别人看不明白还不如不写。看了下前面的确实很笼统，接下来按照许老师说的，认真写。 ...
学习Zynq笔记（2）：PS和PL的连接
sangba2019的博客
12-25 3508
文章目录一、ZYNQ的AXI资源 ALINX 黑金zynq7000开发平台配套教程 ZYNQ 作为首款将高性能 ARM Cortex-A 系列处理器与高性能 FPGA 在单芯片内紧密结合的产品，为了实现 ARM 处理器和 FPGA 之间癿高速通信和数据交互，发挥 ARM 处理器和 FPGA的性能优势，需要设计高效的片内高性能处理器不 FPGA之间癿互联通路。因此，如何设计高效的PL 和 PS 数据交互通路是 ZYNQ 芯片设计癿重中之重，也是产品设计成败关键之一。 一、ZYNQ的AXI资源 在 ZYNQ.
ZYNQ PS-PL数据交互方式总结（好文）
热门推荐
一个早起的程序员
12-03 2万+
目录 一，中断： 二，IO方式：MIO EMIO GPIO 三，BRAM或FIFO或EMIF 1，通过BRAM实现PL/PS之间交互 2，通过AXI-Stream FIFO完成PS和PL部分的数据交互 3，通过 EMIF 进行 PS 与 PL 间数据交互 四，AXI DMA：PS通过AXI-lite向AXI DMA发送指令，AXI DMA通过HP通路和DDR交换数据，PL通过AXI-S读写DMA的数据。 五，DDR3：通过对AXI HP接口的操作来实现。 六，内部回环串口 七，其它.
ZYNQ学习--AXI_Stream_FIFO
伊丽莎白的学习之路
10-28 9850
AXI_Stream_FIFO使用，注意不是AXI_Stream_DATA_FIFO。实验目的是不使用DMA实现AXI4 与 AXI_Stream 的数据转换。
ZYNQ7000 PL与PS交互（三）： AXI_Stream协议配合AXI HP接口、AXI_DMA进行内存映射到流数据转换
qq_24287711的博客
04-07 5016
ZYNQ7000 PL与PS交互（三）：AXI_DMA+FIFO配置AXI HP接口
AXI STREAM外设+AXI STRAM DATA FIFO+AXI DMA总线时序观察
w0827073X的博客
12-23 2659
搭建了AXI STREAM外设+AXI STRAM DATA FIFO+AXI DMA的测试环境，用ILA抓取各个环节的信号，直观感受AXI-STREAM外设开始传输和AXI DMA完成传输两个关键节点PS与PL的交互。
zynq的ps和pl交互
02-04
### Zynq PS与PL交互机制 Zynq SoC集成了ARM处理器子系统(PS)和FPGA可编程逻辑(PL)，两者之间提供了多种高效的数据交换路径[^1]。 #### 一、主要交互方式 ##### 1.1 GP接口 通用目的(GP)接口允许PS访问PL中的外设寄存器，支持低带宽控制信号传输。GP接口分为两组：一组用于连接外部设备；另一组专供内部使用。 ##### 1.2 PS AXI_MASTER 此模式下，PS作为主控方发起对PL内存储器映射区域的操作请求。该通道适用于需要较高性能的应用场景，比如图像处理或视频流传输等大容量数据搬运任务。 ##### 1.3 PS AXI_SLAVE 当PL侧需主动向PS发送信息时，则可通过AXI从属接口实现反向通信功能。这种方式常被用来报告状态变化或是触发中断事件给CPU核心。 ##### 1.4 HP/ACP接口 高优先级(High Performance Point-to-point,简称HP)以及加速一致性端口(Accelerator Coherency Port, ACP)提供更优的延迟表现及更高的吞吐量特性，特别适合于那些对于实时性和效率有严格要求的任务执行环境。 #### 二、具体应用场景下的配置实例 针对不同需求可以选择合适的技术手段来完成特定的功能开发： - **BRAM共享内存**：利用内置双端口RAM构建简单而有效的双向通讯桥梁，在某些情况下甚至可以省去额外设置DMA控制器的工作负担[^2]。 - **AXI Stream FIFO**：面向高速串行化数据流转设计的一种优化方案，它能够很好地适应诸如音频采样之类连续不断的输入输出操作流程[^3]. - **DMA引擎驱动的大规模数据搬移**：借助专用硬件模块自动管理大量资料位移过程，从而减轻CPU负载并提高整体工作效率. ```c++ // 使用Vitis编写简单的PS到PL DMA传输示例代码片段 #include "xparameters.h" #include "xdma_example.h" int main() { int Status; // 初始化DMA IP核 XDma_Initialize(&DmaInstancePtr); // 设置源地址为DDR内存区某位置 SourceAddress = XPAR_PS7_DDR_0_S_AXI_BASEADDR + OFFSET; // 设定目标地址指向PL内的缓冲空间 DestinationAddress = XPAR_FABRIC_PL_TARGET_ADDR; // 启动一次单次传送事务 Status = XDma_StartTransfer(DmaInstancePtr, (u32*)SourceAddress, (u32*)DestinationAddress, TRANSFER_SIZE); return Status; } ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值