- 博客(26)
- 收藏
- 关注
RSS订阅原创 FPGA_YOLO(四) 部署yolo HLS和Verilog 分别干什么
首先，YOLO作为深度学习模型，主要包括卷积层、池化层、全连接层等。其中，卷积层占据了大部分计算量，尤其适合在FPGA上进行并行加速。而像激活函数（如ReLU）和池化层相对简单，可能更容易用HLS实现。FPGA的优势在于并行处理和定制化硬件加速，因此在处理这些计算密集型任务时，相比通用处理器会更高效。需要考虑的是，HLS允许使用C/C++等高层次语言描述硬件功能，然后由工具自动转换为RTL（如Verilog或VHDL）。这对于算法开发人员来说更加友好，可以减少手动编写低级硬件描述语言的时间和错误。
2025-03-27 10:39:59
589
原创 FPGA_YOLO(三)
上一篇讲的是完全映射，也就是block中的所包含的所有的卷积以及归一，池化卷积 举例总共6个等都在pl侧进行处理（写一个top 顶层 里面conv 1 bn1 relu1 pool1 conv1*1 conv 2 bn2 relu2 pool2 conv1*1 ....总共6个 ），最后在送给ps进行解码的。
2025-03-24 23:58:44
414
原创 FPGA_DDS_IP核
接下来对FPGA的DDS的ip核进行学习。首先对DDS需要有些了解DDS信号发生器采用直接数字频率合成（Direct Digital Synthesis，简称DDS）技术，简单来说就是 需要一个系统频率和一个输入的数字数据 ，用这个系统频率计算出输出波形的频率，而这个波形就是通过dac将数字数据进行来变换模拟的。
2025-03-24 20:56:54
923
原创 FPGA_YOLO(二)
上述对cnn卷积神经网络进行介绍，接下来对YOLO进行总结，并研究下怎么在FPGA怎么实现的方案。对于一个7*7*30的输出 拥有49个cell 每一个cell都有两个bbox两个框，并且两个框所包含的信息拥有30个 4个坐标信息和一个置信度5个，剩下就是20个类别。
2025-03-24 15:51:47
803
原创 FPGA_YOLO学习（一）
卷积核：是一个小的权重矩阵，用于在局部区域内提取特征。神经元：是一个计算单元，接受输入并输出一个值。常用的卷积计算公式输入图片的尺寸：一般用n×n表示输入的image大小。卷积核的大小：一般用f×f表示卷积核的大小。填充（Padding）：一般用p来表示填充大小。步长(Stride)：一般用s来表示步长大小。输出图片的尺寸：一般用0来表示。1.3.2 激励层但实际梯度下降中，sigmoid容易饱和、造成终止梯度传递，且没有0中心化。
2025-03-24 12:04:45
781
原创 FPGA_YOLOv3
正样本的选取 就是在这个标注框里面的中心点有很多个预测框，选取与图片的iou的最大值作为正样本。B为多少个候选框， 5为5个位置信息 C为多少个类别。
2025-03-03 23:35:39
150
原创 FPGA_YOLO V2(1)
这m个框就是对于每一个框，maxi ou就小于这个预值，这个预测的这个预测框。与所有这个物体的这个真实的框去算一个i ou，然后找到最大的i ou，最大的i ou仍然小于这个预值，那么我们就把它当做这个框，当做负样本。第二行呢，也就是预测框与先验框的损失，第三行呢是预测框负责预测物体，它的位置损失。嗯，第四行就是啊，预测物预测框负责预测物体，它的执行度损失。就是在前12800次迭代中，我们让我们的这个预测框与这个先验框。13*13的cell ，每个cell负责5个先验框的预测，先验框是提前设置好的。
2025-03-02 23:03:35
361
原创 FPAG_yolo v1(2)
四位位置信息 代表候选框的位置信息 第一位所选候选框的中芯点x 以及中心点的y （相对于候选框），所选候选框的w 和h （相对整个图像）。7*7*30 7*7=49 个网格单元 一个网格单元2个候选框 30 代表候选框的信息 4+1 4+1 +20。四位的位置信息和一位的置信度需要统一归一化的无量纲的数据。损失函数：中心点误差、置信误差，高度宽度误差、+20位类别信息 voc的20中类。一位的置信度 是否有物体。
2025-03-02 21:24:48
170
原创 通信基础知识20250226
FDD（Frequency Division Duplex）是一种通信技术，常用于无线通信系统，特别是在移动通信网络中。FDD通过使用两种不同频率的信号进行数据的双向传输：一个频率用于上行链路（从用户设备到基站），另一个频率用于下行链路（从基站到用户设备）。这样可以同时进行数据的发送和接收，因此FDD能够实现实时、双向通信。
2025-02-26 16:06:55
455
原创 （五） AI之Deepseek mermaid 流程图的绘制
二在把内容添加至deepseek中，并且告诉他生成mermaid代码。三 打开mermaid的网址， 把代码添加里面。一 对deepseek说需要生成xxx的过程。接下来介绍流程图的绘制。
2025-02-24 20:15:29
207
原创 （三） AI之Deepseek DOC2X 生成公式转文档不用一个一个截图识别
在看论文或者用deepseek生成公式，可能遇到需要截图或者用，mathpix截图识别浪费时间又耗精力。
2025-02-24 17:56:04
756
原创 （二） AI之Deepseek wps部署 以及遇到的问题解决
在进行文档改写时需要用到Deepseek，可能需要反复粘贴复制界面的来回切换，接下来将在wps里进行部Deepseek。
2025-02-24 16:29:04
649
原创 （一） AI之Deepseek 几秒生成PPT
Deepseek功能强大，小编再此就不在描述了。再用Deepseek大部分时候会出现 服务器繁忙。现在需要api配置可以快速访问。
2025-02-24 16:07:41
883
原创 FPGA 之 DAC3482 学习（二）
一般不需要绕过PLL。我认为的此偏移量就是写和读指针的距离，写指针在0地址位，读指针在4地址位，在读和写的时钟是同一时钟情况下，他们之间的间隙不变，在不同时钟下间隙不同，可能发生写和读指针在同一个地址位。的速率通常比实际数据的传输速率要高，为了确保数据同步和时序管理，SYNC信号的频率需要是数据时钟频率的一个分数，这里的16可以看作是系统设计时为了匹配同步信号频率和数据传输的样本数量而设置的比例因子。这个系数的目的是为了确保在不同的FIFO宽度（字节与字）下，数据传输和时钟信号的频率匹配。
2025-02-20 17:13:27
989
原创 FPGA 之 DAC3482 学习（一）
拿到文档不知怎么去操作（以前没有看过手册也不知道流程是什么，只用过人家生成的代码，就知道地址和数据），以及寄存器的配置等等一顿蒙，接下来的时间对DAC3482进行学习。
2025-02-19 20:38:53
1112
原创 通信 射频基础知识
小尺度衰落用于描述短距离或短时间内接收信号强度变化的情况。对于移动通信来讲，接收端周围散射体多且复杂，信号经过多次反射、折射形成多径，而多径使得具有不同衰减和时延的信号在接收端相互叠加，导致信号幅度和相位的剧烈变化从而产生衰落。小尺度衰落以衰落原因可以分为由时延扩展引起的衰落和由运动状态改变引起的衰落。如果发送端与接收端之间存在相对运动或者在其传播路径中有物体位移，那么信道冲击响应的相关性会被破坏从而仅在一定的时间间隔内保持高度相关。该时间间隔被称为相关时间。
2025-02-19 10:14:30
105
原创 fpga学习如何快速算出时间s、ms、us、ns 与fs频率对应的多少数据（xxxMhz的时钟对应多少xxxs、xxxms、xxxus、xxxns中有多少的数据）
学习如何快速算出时间s、ms、us、ns 与fs频率对应的多少数据（xxxMhz的时钟对应多少xxxs、xxxms、xxxus、xxxns中有多少的数据）1*10^3/312.5*10^6 ms 也就是312.5*10^3个数据 312500。1/312.5*10^6 s 也就是312.5*10^6个数据 312500000。要计算1ns内有多少的数据。1*10^9/312.5*10^6 ns 也就是0.3125个数据。1*10^6/312.5*10^6 us 也就是312.5个数据。
2025-02-12 15:27:46
205
原创 含有ZYNQ的FPGA中,如何置外设寄存器
还是不太理解，在zynq的FPGA中，怎么去配置外设寄存器，是先把外设寄存器的地址和数据存到ram里面，然后固化程序，这个固化程序是固化在arm中还是固化在ram里面，等上电的时候，arm给每个外设寄存器的地址和数据初始化还是通过FPGA的控制从ram中输出外设寄存器的地址和数据。配置外设寄存器通常指的是PS部分的外设，如GPIO、UART等，或者是PL中的自定义IP。2 固化程序，将每个调好的寄存器地址数据，通过arm固化至flash中，等到上电通过串口协议，将固化的地址数据有序的将寄存器配置。
2025-02-12 11:21:03
848
原创 为什么通信观察时域信号看的是复数的实部
物理信号是实数信号，即实际传输的是实部信号。复数信号的实部表示实际的电流或电压信号。虽然信号在分析过程中可以用复数形式来描述（如调制、解调过程），但在时域中，通常只关心复数信号的实部，因为它代表了实际的物理信号。因此，在观察通信系统的时域信号时，通常我们看的是复数信号的实部，因为它才是实际在通信链路中传输的物理信号。
2025-02-11 16:30:26
507
原创 FPGA 寄存器配置流程心得 自己理解记录
1拿到器件，写通信接口，在时序的状态下读器件寄存器的地址与数据，看是否判断寄存器是否能用（arm通过通信接口对PGA外设控制，应该是对器件写地址写入数据，然后再读出来这样表示寄存器正常的）2 对寄存器初始化，会从arm中把用到的寄存器进行初始化，地址从arm中输出并且给寄存器的状态数据。3 调试初始化，调制寄存器的功能正确，达到寄存器能够正常使用的初始化进行固化。FPGA 寄存器配置流程。
2025-02-11 11:03:57
221
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人