vivado HW_SIO_PLL

HW_SIO_PLL
描述
对于具有千兆位收发器(GT)的Xilinx FPGA设备,每个串行收发器通道
具有称为信道PLL(CPLL)的环形锁相环(PLL)。对于Xilinx UltraScale和7
系列FPGA,GTX每四路有一个额外的共享PLL,或四路PLL(QPLL)。此QPLL
是一种共享的LC PLL,支持高速、高性能和低功率多通道
应用。
相关对象
HW_SIO_PLL对象与HW_server、HW_target、HW_device、HW_SIO_ibert、,
_ so_ gt或hw_ so_ common对象。
您可以查询关联对象的PLL:
get_hw_sio_plls-of[get_hw_sio_commons]
您可以查询与PLL相关联的对象:
get_hw_sio_iberts-of[get_hw_sio_plls*MGT_X0Y8/CPLL_0]
属性
可以使用report_property命令报告指定给的特性
SIO_ PLL。请参阅Vivado Design Suite Tcl命令参考指南
(UG835)[参考文献13]了解更多信息。分配给的共享QPLL类型的属性
HW_SIO_PLL对象包含以下示例值:

Property Type Read-only Visible Value
CLASS string true true hw_sio_pll
DISPLAY_NAME string true true COMMON_X0Y2/QPLL_0
DRP.QPLL_CFG string false true 06801C1
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

cckkppll

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值