霖12-优快云博客

那么PS先将数据写入cache缓存，再写入DDR3控制器，最后到DDR；PL端则是通过GP接口将数据写入DDR3控制器再到DDR3,这样间接实现了PS与PL的交互。AXI传输采用握手信号：例如写数据时：当主机的写数据有效信号wvalid和从机响应的有效信号wready同时拉高（在clk上升沿检测到），主机才能将数据写入。ps内核-----寄存器-------外设（通过配置寄存器来控制外设）那其实，PL就相当于PS的一个外设，就会有对应的地址和寄存器。需要注意的是，axi-lite最多32bit，

2025-08-13 15:35:16 369

原创高级项目——基于FPGA的串行FIR滤波器

在FPGA上实现一个使用汉明窗设计的FIR低通滤波器，并通过仿真验证其滤波效果。

2025-08-13 15:07:52 1305

原创 MATLAB新手教程（从0开始）

确保所有变量都已定义。

2025-08-11 15:30:01 2665

原创深入浅出锁相环（PLL）的原理

锁相环（PLL）是一种通过闭环反馈实现 “输入信号与输出信号频率 / 相位同步” 的控制电路，其，最终实现两者的 “锁定”。下面从和。

2025-08-11 11:52:45 3278

原创终端是什么，怎么用？

串口是连接开发板和电脑的物理/逻辑桥梁，终端是使用这个桥梁的标准工具。

2025-08-08 16:54:30 1046

原创 C语言全部语法速通版

C语言简洁例子全部语法，适用于有少许基础的人快速回顾，并在实际代码文件中应用。

2025-08-07 10:52:03 202

原创 ZYNQ实现FFT信号处理项目

本项目实现一个基于Zynq-7020的FFT信号处理系统：PS端(ARM)生成测试信号（例如正弦波等）PL端(FPGA)实现1024点FFT计算（1024个时域采样点）使用AXI DMA进行高速数据传输结果显示在串口终端。

2025-08-06 14:29:23 876 2

原创深入讲讲异步FIFO

异步 FIFO（Asynchronous FIFO）是一种读写时钟完全独立的先进先出（First-In-First-Out）数据缓冲器，主要用于跨时钟域数据传输场景。在数字系统中，当两个模块工作在不同时钟频率或相位下时，异步 FIFO 可作为数据中转站，解决数据传输中的时序冲突、速率不匹配问题，避免数据丢失或错误。异步 FIFO 就像这个 “跨节奏仓库”，写和读可以按自己的节奏同时干。指针（箭头）标记当前存 / 取的位置，同步后互相 “看一眼” 对方的位置。

2025-08-01 19:21:57 1143

原创 FPGA相关通信问题详解

的就我的上篇文章《FPGA通信设计十问》提出的问题，我在此做出回复。

2025-07-19 19:53:00 1012

原创 C++学习笔记五

时，编译器通过把所使用的参数类型与定义中的参数类型进行比较，决定选用最合适的定义。在多线程编程中，线程同步与互斥是两个非常重要的概念，它们用于控制多个线程对共享资源的访问，以避免数据竞争、死锁等问题。重载声明是指一个与之前已经在该作用域内声明过的函数或方法具有相同名称的声明，但是它们的参数列表和定义（实现）不相同。可以使用特殊的运算符为给定类型的变量在运行时分配堆内的内存，这会返回所分配的空间地址。来实现的，抽象类与数据抽象互不混淆，数据抽象是一个把实现细节与相关的数据分离开的概念。

2025-07-15 13:03:23 1035

原创神经网络项目--基于FPGA的AI简易项目（1-9图片数字识别）

卷积神经网络（CNN）的入门AI项目，基于zynqn7000系列。

2025-07-14 13:53:18 560

原创 FPGA通信设计十问

简单来说，调制是 “把有用信息加载到载波上” 的过程，解调是 “从载波中提取出有用信息” 的过程，二者配合完成 “信息发送 — 传输 — 接收” 的闭环。

2025-07-11 17:13:58 708 2

原创 C++学习笔记四

为了定义结构，必须使用struct语句，struct 语句定义了一个包含多个成员的新的数据类型。} book;

2025-07-11 13:16:57 867

原创 C++学习笔记三

C++内置了丰富的数学函数：log(a) :返回参数a的自然对数；pow(a,b)：返回a^b次方；hypot(a,b)：a,b为直角边，返回斜边c的数值；sqrt(a) :返回a的平方；abs(int)：返回整数的绝对值；fabs(2.3)：返回浮点数的整数值；floor(a): 返回≤a的最大整数；

2025-07-09 17:30:53 1068