33、数字滤波器结构及其实现：波纹递减滤波器与双端电阻模拟滤波器设计

数字滤波器结构及其实现：波纹递减滤波器与双端电阻模拟滤波器设计

1. 波纹递减滤波器

在滤波器设计中，由于元件值误差会导致衰减偏差，因此需要在通带内预留一定的波纹余量 $\Delta A_{max}$ 以应对元件值误差。通常，为简化综合过程，标准近似的设计余量会在通带内均匀分布，但实际上低频部分的余量并未得到充分利用。

为更好地利用允许的通带波纹，可使合成滤波器的反射函数 $|\rho (j\omega)|$ 以与 $\Delta A(\omega)$ 中其他因素相同的速率减小，从而满足 $A(\omega) + \Delta A(\omega) \leq A_{max}$。这样通带波纹会向通带边缘衰减，对应的 LC 滤波器可以使用公差更大的元件实现，降低整体成本。同时，波纹递减滤波器的群延迟比原始滤波器略小，还能减少热噪声，并且在相应的波数字滤波器中选择滤波器系数的可接受范围更大。

以一个七阶 Cauer 滤波器为例，参数为 $A_{max} = 0.177287$ dB，$\rho = 20\%$，$A_{min} = 60$ dB，$\omega_c = 1$ rad/s，$\omega_s = 1.5$ rad/s。“最小”滤波器阶数为 $N = 5.979$，将阶数增加到 $N = 7$ 后，误差容限可增加到 $\epsilon = 0.043$，这显著增加了电路元件的偏差范围，使得相应数字滤波器中的乘法器系数可以更粗略地量化。

2. 双端电阻模拟滤波器设计

为了补偿公差因子 $\epsilon$ 的增加，即使用公差更大的元件，可以采用以下几种折衷方法：
- 使用双端电阻电抗网络