使用Block Design设计方法实现PCIe-DDR传输系统

最新推荐文章于 2025-05-23 16:31:06 发布
最新推荐文章于 2025-05-23 16:31:06 发布
阅读量7k 收藏 69
点赞数 10
CC 4.0 BY-SA版权
分类专栏： PCIe 文章标签： PCIe XDMA DDR  Block Design
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/altair12345/article/details/88016538
本文档详细介绍了如何利用Vivado 2017.4和Xilinx UltraScale+ VCU118开发板，通过Block Design方法实现PCIe到DDR4 SDRAM的数据传输系统。主要涉及的IP模块包括PCIe XDMA、DDR4 SDRAM和AXI Interconnect。在设计过程中，配置了PCIe IP核以支持PCI Express x16和8GT/s的链接速度，添加了AXI BRAM Controller和Block RAM Generator来处理用户BAR空间。经过地址分配和设计验证，最终生成HDL Wrapper并下载比特流到开发板。系统能够在PC侧通过PCIe和DMA通道实现DDR的读写操作。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

       赛灵思推出过一起类似的视频教程http://www.elecfans.com/d/818638.html，不过版本已有些旧，并且部分步骤还可以再优化，所以在此针对Vivado 2017.4和Xilinx UltraScale+ VCU118开发板，进行了Block Design，本次实践旨在构建PC - PCIe - 片上DDR的数据传输系统，达到实际工程需要。

使用到的IP 模块：

DMA/Bridge Subsystem for PCI Express

DDR4 SDRAM

AXI Interconnect

 

可选：

AXI BRAM Controller

Block RAM Generator

 

新建RTL工程

选择开发板

最低0.47元/天 解锁文章

200万优质内容无限畅学
PCIE-XPDMA-Simple DMA传输笔记
星旭的博客
05-22 2300
参考的手册地址： a). Xilinx PCIe axi memory mapped手册地址链接：https://china.xilinx.com/support/documentation/ip_documentation/axi_pcie/v2_8/pg055-axi-bridge-pcie.pdf b). xapp1171文档PCI Express Endpoint-DMA Initiato...
vcu1525 PCIe-DDR4连接方案
altair12345的博客
06-30 3800
vcu1525 PCIe-DDR4连接方案 2019年6月29日 21:04 vivado版本：2018.2 使用到的IP 模块： DMA/Bridge Subsystem for PCI Express DDR4 SDRAM AXI Interconnect 可选： AXI BRAM Controller Block RAM Generator 新建...
手把手教你学会 Xilinx PCIE/XDMA 读写DDR系列（三） ——XDMA读写DDR项目工程讲解和下板测试
FPGAmaster的博客
03-04 9178
此模块的功能：为此设计模拟输入数据源，同时也为以后用户外接数据留出接口主要通过AXI_data_out模块产生AXI数据，然后通过AXI data fifo对数据进行缓存，然后输出标准的AXI协议的数据。count
手把手教你学会 Xilinx PCIE/XDMA 读写DDR系列（四） ——AXI lite接口BAR地址空间总线使用教程（一步步教你用XDMA实现FPGA与PC的指令与数据交互）
最新发布
FPGAmaster的博客
05-23 1661
本文详细介绍了如何通过XDMA的BAR地址空间实现FPGA与PC之间的数据传输和指令交互。文章首先指出了单纯透明传输的局限性，如数据识别困难、控制与数据混合等问题，并提出了通过BAR地址空间解决这些问题的方案。接着，文章详细讲解了硬件环境、设计总框图以及FPGA端和软件端的代码设计，特别是AXI4-Lite协议接口和寄存器文件的设计思路。最后，文章通过下板测试验证了AXI4-Lite寄存器的读写功能，证明了其稳定性和可靠性，为复杂数据传输机制提供了技术保障。文章还提供了完整工程文件的下载链接，方便读者实践操
vivado2015.2安装及block_design_使用例子
06-27
vivado安装详细步骤与说明，以及使用block design从原理图设计到最后烧写到开发板上的例子。
利用Block Design在Vivado实现三位四选一多路选择器
weixin_51964133的博客
01-19 7037
一.要求：利用Block Design设计一个三位 4 选 1 多路选择器电路 二.实验原理： 真值表： Block Design原理图 三.设计过程 Block Design 将自己编写的与门，非门和或门封装成三个独立的 IP 核，在另一个 Project 中导入后，进行连线设计，然后写出 design 代码。 1)编写与门，或门，非门 1.与门：输入的每一位都和 S0,S1 相与 module andGate #(parameter SIZE = 3) (input s0, input s1, in
高效的VIVADO BlockDesign设计方法:将自己设计的模块信号以总线形式聚合
FPGA入门到跑路
06-03 1万+
在FPGA的顶层设计中，常常会涉及到诸多模块进行相互连接。通常情况下，我们会使用verilog语言中的模块例化，来完成各个模块之间的连接，但是这样可读性太差，过一段时间再来看项目，或者交给其他人，要理清模块之间的连接情况，需要额外花费大量时间。
使用Vivado的Block Design详细步骤
热门推荐
syrg520的博客
08-28 3万+
1.选择创建Block Design并命名 2.点击Add IP,并选择ZYNQ7 3.双击 ZYNQ Processing System,打开 ZYNQ 系统的配置界面 1)PS_PL 页面提供了 PS 到 PL 的相关接口配置信息以及 PS 部分一些配置信息； 2)Peripheral I/O Pins 页面主要是对一些通用外设接口的配置； 3)MIO Configruation 页面主要是对 MIO 已经EMIO 的分配控制； 4)Clock Configruation 页面主要是对 PS 端时钟
学fpga（hls之BlockDesign）
嵌入式-老费，一个分享专业嵌入式知识的blog
05-08 2880
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 用hls生成了ip之后，驱动也有了，verilog代码也有了。下面最重要的一步就是把ip加入到整个BlockDesign里面去，这个流程也是非常重要的。 1、准备hls代码 #include <ap_cint.h> extern "C" void led_twinkle(uint1 key, uint32 num, uint2* led) { #pragma ...
zynq-7000 嵌入式系统设计与实现
04-24
### ZYNQ-7000嵌入式系统设计与实现 #### 一、ZYNQ-7000概述 Xilinx Zynq-7000 系列是赛灵思（Xilinx）公司推出的一款高度集成的可编程片上系统（SoC），它结合了强大的ARM Cortex-A9 MPCore 处理器系统（PS）和可...
使用Xilinx PCIE XDMA框架读写访问DDR3内容
weixin_47143639的博客
12-28 1178
使用xilinx xdma框架开发PCIE读写访问DDR3。
FPGA培训——Block Design的应用
m0_59337107的博客
08-26 3548
由于VIVADO图形化的编程方式中大量应用，所以我们大部分时候都需要对IP进行图形化的封装，前面两节课实验，我们已经完成了简单IP的封装。本实验利用前面图形化IP设计基于图形化的FPGA设计方案，实现"RGB转HDMI显示输出"这节课的内容。
【ZYNQ-7000开发之六】使用PS控制DDR3的读写
RZJMPB的博客
12-25 1万+
本编文章的目的主要用简明的方法对DDR3进行读写，当然这种方式每次读写都需要CPU干预，效率是比较低的，但是这是学习的过程吧。本系列文章尽可能的让每一个实验都相对独立，过程尽可能保证完整性，保证实验的可重现性。 但是用到的模块或者IP的具体作用和用法不保证都重复详细的介绍。本文所使用的开发板是Miz702(兼容zedboard) PC 开发环境版本：Vivado 2015.2 Xilinx SDK
Vivado中使用Block Design和DDR4IP核
qq_50465411的博客
08-03 5171
3、同步骤2再生成6个AXI DataMover分别控制bias、insrt、Ifm、scale、sfm、weight参数的数据；2、右侧Diagram界面中选择“+”添加IP核，搜索zynq添加Zynq UltraScale+ MPSoc。接下来需要将PL侧CNN推理加速的工程包装为IP核添加到BD的原理图中，需要创建自己的IP核。至此PS侧的IP核全部添加完毕，下面把PL侧编写的CNN加速工程生成IP核导入原理图并连线；4、添加AXI SmartConnect IP核*2，设置如下参数。
Block Design中各个模块的简要功能与接口介绍
FightingCSH的博客
05-10 2654
HR bank HP bank HD bank 全称 High Range High Performance High Desity 名称 高范围bank 高性能bank 高密度bank 电压范围 1.2~3.3V 1.0~1.8V 1.2~3.3V 接口速率 支持高速接口 支持低速接口 ZYNQ芯片中集成PS端与PL端，如下图所示： ...
【Vivado】Xilinx UG994 Addressing for Block Designs
记录学习历程
08-15 4923
处理器等主设备需要访问外围设备和内存等从设备。主设备通过 AXI 等接口读取和写入特定地址来访问从机。IP 集成器可以创建地址分配，从从机可以在指定的地址范围被主机访问。这些地址分配用于配置主机和互连 IP，例如 SmartConnect，以便它们根据地址进行访问。......
xilinx block design address editor 计算
oldmoney
04-28 1086
xilinx block design address editor 计算。最大地址 0x2434 需要14bit =16k。下载register map。
ZYNQ Block Design中总线位宽的截取与合并操作
小翁同学
09-04 1013
前言 在某些需求下，数据的位宽后级模块可能不需要原始位宽宽度，需要截位，而某些需求下，需要进行多个数据的合并操作。 在verilog下，截位操作可如下所示： wire [7:0] w_in; wire [3:0] w_out; assign w_out = win[3:0]; 合并操作可如下所示： wire [3:0] w_in0; wire [3:0] w_...
Vivado BlockDesign 信号有效电平设置
qq_40178339的博客
04-01 2321
更改block design中信号有效电平，解决 [BD 41-238] Port/Pin property POLARITY does not match between /adwave_0/rst_n(ACTIVE_LOW) and /reset_rtl_0(ACTIVE_HIGH)问题
XDMA PCIE IP核读取DDR
05-01
### XDMA PCIe IP核读取DDR的具体实现细节与配置教程 #### 1. 系统架构概述 XDMA（eXtensible DMA）IP 是一种高性能的 PCIe DMA 控制器，广泛应用于 FPGA 平台上的高速数据传输场景。其核心功能之一就是通过 PCIe 总线访问外部 DDR 存储器[^1]。这种访问可以通过两种模式实现：内存映射 I/O (MMIO) 或者直接存储器访问 (DMA)[^2]。 --- #### 2. 配置流程详解 ##### （1）创建 Vivado 工程 启动 Vivado IDE，并按照以下步骤初始化工程环境： - 创建一个新的 RTL 工程。 - 设置目标器件型号（如 KU040），并导入必要的约束文件（如 `.xdc` 文件）。这些文件应包含时钟频率、管脚分配等信息。 ##### （2）集成 XDMA IP 核 在 Block Design 页面中添加 `xdma` IP 核： - 打开 IP Catalog，搜索 `xdma` 并将其拖入设计区域。 - 配置 IP 参数，例如支持的最大通道数、队列深度以及是否启用 MSI/MSI-X 中断。 ##### （3）连接 DDR 控制器 为了使 XDMA 能够访问 DDR，需要将它与 DDR 控制器相连。典型的做法如下： - 添加一个 DDR 控制器实例（如 MIG 或 UltraRAM Controller）。 - 将 DDR 的 AXI 接口绑定到 XDMA 的 MMIO 或 DMA 数据通路上[^1]。 以下是典型的接口连接表： | 接口名称 | 描述 | |----------|-------------------------| | axi_mm_c | 用于 MMIO 访问的主控接口 | | axi_dma_r/w | 用于 DMA 读写的从属接口 | --- #### 3. 实现细节分析 ##### （1）MMIO 方式 在这种方式下，主机 CPU 发送命令给 FPGA 上的寄存器空间，指定要读取的 DDR 地址范围。随后，FPGA 自动执行该操作并将结果返回给主机。 代码示例展示了如何配置寄存器以触发一次简单的读取动作： ```verilog // 寄存器定义 reg [63:0] mmio_addr; // DDR起始地址 reg [31:0] mmio_len; // 读取字节数量 wire [511:0] read_data; // 返回的数据缓冲区 initial begin mmio_addr = 64'hDEADBEEF00000000; // 设置目标地址 mmio_len = 32'd1024; // 请求大小为 1KB // 向 XDMA 写入控制指令 write_register(ADDR_MMIO_CMD, CMD_READ); end always @(posedge clk or negedge reset_n) begin if (~reset_n) begin read_data <= 'b0; end else if (read_complete_signal) begin read_data <= incoming_data_from_ddr; end end ``` ##### （2）DMA 方式 相比 MMIO，DMA 提供更高的吞吐率和更低的延迟。在此模式下，主机向 FPGA 提交一系列描述符列表，指示源地址、目的地址及传输长度等内容。 下面是一个简化版的 DMA 初始化过程： ```c #include <stdio.h> #include <stdint.h> #define DESCRIPTOR_BASE_ADDR 0xABCDEF00UL void configure_dma(uintptr_t base_address, uint64_t src_addr, uint64_t dst_addr, size_t length) { volatile uint32_t *descriptor_ptr = (uint32_t *)base_address; *(descriptor_ptr++) = lower_32_bits(src_addr); *(descriptor_ptr++) = upper_32_bits(src_addr); *(descriptor_ptr++) = lower_32_bits(dst_addr); *(descriptor_ptr++) = upper_32_bits(dst_addr); *(descriptor_ptr++) = length; // 字节计数值 } int main() { uintptr_t dma_base = DESCRITOR_BASE_ADDR; uint64_t source = 0xDEADBEEF00000000ULL; uint64_t destination = 0xBADC0FFE00000000ULL; size_t transfer_size = 4096; configure_dma(dma_base, source, destination, transfer_size); } ``` --- #### 4. 测试验证 完成上述配置后，可通过以下手段测试系统的功能性： - 编写一段裸机程序运行在嵌入式处理器上，模拟真实的工作负载。 - 利用 Linux 驱动框架下的 `dmaengine` API 来评估性能指标[^1]。 注意：如果遇到任何异常情况，请查阅官方文档 PG195 获取更深入的技术指导[^2]。 --- ###
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值