- 博客(3)
- 收藏
- 关注
RSS订阅原创 Vivado中使用Block Design和DDR4IP核
3、同步骤2再生成6个AXI DataMover分别控制bias、insrt、Ifm、scale、sfm、weight参数的数据；2、右侧Diagram界面中选择“+”添加IP核，搜索zynq添加Zynq UltraScale+ MPSoc。接下来需要将PL侧CNN推理加速的工程包装为IP核添加到BD的原理图中，需要创建自己的IP核。至此PS侧的IP核全部添加完毕，下面把PL侧编写的CNN加速工程生成IP核导入原理图并连线；4、添加AXI SmartConnect IP核*2，设置如下参数。
2023-08-03 16:56:13
4676
1
原创 论文阅读——OPU: An FPGA-Based Overlay Processor forConvolutional Neural Networks
数据加载策略FPGA由于其并行计算与高能效特点，用于CNN加速可以用较高的能效实现较低延迟提高性能；目前在FPGA上实现CNN加速器面临着许多问题：需要进行并行架构探索，内存带宽优化，时序面积优化和软硬件接口开发，时间开销大；这些特定网络加速器应用于其他网络是都必须重新配置FPGA；并且当网络更新时也必须同步更新RTL代码和编译；作者研究了通用的CNN加速器，采用FPGAoverlay技术FPGA硬件电路实现一旦固定不需要改变；
2023-08-01 11:23:45
598
1
原创 BN/卷积层融合
批归一化（Batch Normalization）可以加速神经网络训练、使网络训练更稳定，而且还有一定的正则化效果，所以得到了非常广泛的应用。但是，在推理阶段，BN层一般是可以完全融合到前面的卷积层的，而且丝毫不影响性能。假设对一个Batch内第。2、BN层和卷积层融合原理。为一个Batch的标准差；3、Python代码。为一个Batch的均值；为极小数，防止除数为0；个样本，神经元输出为。
2023-07-31 16:05:19
500
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人