Block Design中各个模块的简要功能与接口介绍

	HR bank	HP bank	HD bank
全称	High Range	High Performance	High Desity
名称	高范围bank	高性能bank	高密度bank
电压范围	1.2~3.3V	1.0~1.8V	1.2~3.3V
接口速率		支持高速接口	支持低速接口

1.ZYNQ芯片中集成PS端与PL端，如下图所示：

2.有关block design中各个模块的定义与作用简介：

° AXI Register slices (for pipelining)用于流水线操作。
° AXI FIFOs (for buffering/clock conversion)用于缓存和时钟转换。
° AXI Interconnect IP and AXI SmartConnect IP (for connecting memory-mapped IP together)用于连接存储器映射的IP互连。
° AXI Direct Memory Access (DMA) engines (for memory-mapped to stream conversion)用于存储器映射和数据流接口的转换。
° AXI Performance Monitors and Protocol Che