Allegro禁布区打过孔或走线消除DRC错误

最新推荐文章于 2025-08-16 18:51:29 发布
原创 最新推荐文章于 2025-08-16 18:51:29 发布 · 6.2k 阅读 · 12 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#layout

本文介绍在Allegro中如何设置RouteKeepout区域来限制布线和铺铜，通过两种方法解决在此区域内的DRC错误：隐藏错误或调整属性允许走线和打孔，同时保持禁止铺铜的状态。

在一些特殊的地方，我们不允许铺铜，但是可以走线和打孔。这时我们想到的是在Allegro区域中画一个Route Keepout区域，来禁止所有的铜与线走进来。如果我们的线走进来，会报DRC错误。那我们怎么反这个错误消灭呢？

第一种：执行Wavie DRC，把允许错误的DRC隐藏起来。

执行Display 》status可以查看隐藏的DRC个数。

第二种：允许在此区域内打孔走线，但不允许铺铜。

执行：Edit》properties命令。Find栏勾选shapes，选择禁止布线区域，系统自动弹出如下窗口：

Allegro中如何在禁止铺铜区打过孔或走线不报DRC错误

Allegro 中如何关闭DRC检查
tianpu2320959696的博客
09-21 1万+
setup--constraints--modes--design modes(package)，在这里就能选择关闭package to package的DRC检查了
【PCB专题】Allegro设置禁止铺铜区域但仍可以走线和打过孔
一点硬件
06-02 2558
在PCB设计中我们有时候需要做一些净空区，但是净空区内有一些走线和过孔。如果使用Route Keepout画一个框的话，那是不允许走线和打过孔的，会报DRC。那么如何才能既禁止区域铺铜，又可以走线和打过孔不报DRC呢？
Allegro消除DRC
最新发布
憨憨的懒懒的博客
08-16 503
摘要：解决扇出设计中焊盘与孔间距DRC违规问题。通过"show"命令定位7.4mil间距（要求≥8mil），使用尺子工具测量确认。在规则管理器中新建BGA间距模板，将SMD Pin To Thru Via值改为7mil，并设置适用区域。最后用Constraint Region工具框选BGA区域应用新规则，成功消除DRC错误。
Allegro过孔打在焊盘上（via与pad重叠），如何显示DRC错误？
热门推荐
追逐火焰的飞蛾
08-20 2万+
把same net DRC打开，过孔在焊盘上有DRC出现 Set>Constraints...>点击Physical(lines/vias)rule set栏中的set valuses...按钮，将pad/pad direct connect设置成not allowed; Set>Constraints...>点击Physical(lines/vias)rule set栏中的set D
allegro17.4 如何关闭DRC检查
hcvinh的博客
09-20 1093
选择Sapcing可以关闭相对应的间距DRC检查。选择Physical可以关闭物理检查比如线宽等；选择Electrical可以关闭电气检查等；在Analysis Modes 界面。
Allegro消除元件本身的引脚间距过小造成的DRC错误
2974786048的专栏
05-02 1万+
1.元件自身引脚间距过小，DRC报错 2.Edit->property或shift+F2选中元件 3.为元件添加Nodrc_Sym_Same_Pin属性 4.添加结束后，DRC错误消失
Allegro如何设置过孔打在焊盘上，解决过孔在焊盘上的报错
星河漫漫的博客
01-18 5101
Allegro操作使用教程，设置在焊盘中打过孔
Allegro软件相同网络的过孔重叠了需要在哪里进行设置才会产生DRC.docx
04-24
因为在Allegro软件中，默认情况下不会检查相同网络的过孔重叠是否产生DRC错误。 为了解决这个问题，我们需要进行相应的设置，使相同网络的过孔重叠产生DRC错误。下面是具体的操作步骤： 步骤1：打开DRC显示开关 ...
Allegro如何将走线、过孔和形状复制到另一个PCB？
bhxc809751502的博客
06-27 988
Allegro提供高效的PCB设计模块复用功能。当器件位号不一致时，可通过Sub-Drawing功能分步实现。
Allegro DRC 错误代码释义
11-13
### Allegro DRC 错误代码释义 #### 概述 Allegro DRC (Design Rule Check) 是 Cadence 公司开发的一款用于检查电路板设计是否符合预设设计规则的工具。它能帮助工程师识别出可能存在的设计缺陷，如间距不足、过孔...
Allegro布局走线对齐工具skill.rar
10-28
使用时，设计师需要根据脚本的说明或教程进行配置，设置对齐规则，如间距、角度、参考点等，然后运行脚本，让Allegro自动调整选定的走线或元件，达到预期的对齐效果。 总的来说，这个插件是Cadence Allegro用户提高...
Allegro如何将Waived掉的DRC显示或隐藏操作指导
weixin_54787054的博客
03-05 2106
在用Allegro做PCB设计的时候，如果遇到正常的DRC，可以用Waive的命令将DRC不显示，如下图。当DRC被Waive掉的时候，如何将DRC再次显示出来。如何将Waived掉的DRC显示或隐藏操作指导。
立创EDA过孔无法与导线连接，并提示“请查看白色DRC边框”解决方法
qq_42661012的博客
03-01 1万+
点击要连接的过孔，再点击右侧栏属性–>网络，选择和导线相同的选项即可。点击过孔后再点一下这个小箭头，然后点要连的线，网络就自动更改了。
Cadence Allegro 17.4学习记录开始29-PCB Editor 17.4软件PCB布线状态查验和相关DRC模型的设置，消除
qq_31444421的博客
02-19 1347
Cadence Allegro 17.4学习记录开始29-PCB Editor 17.4软件PCB布线状态查验和相关DRC模型的设置，消除
2022-10-13-allegro中元件重叠DRC报错取消方法
2974786048的专栏
10-13 4706
本文记录allegro16.6版本中，进行layout时，因元器件重叠布局时，软件报DRC错误的解决方法。
43-cadence17.4 allegro过孔重叠的报错设置
weixin_44479192的博客
08-24 2943
cadence17.4 allegro过孔重叠的报错设置
kicad 布线起点违反DRC 解决方法
mainbanp
04-11 3398
如题，像下图这种2个焊盘短接的封装我们在使用的时候，会遇到焊盘无法走线。提示“布线起点违反DRC”。在封装属性中添加这两个焊盘的特例，允许被短路。不得不说这个版本使用起来非常好用。kicad 版本 7.0.
Allegro中设置让Route Keepout（禁止布线区）允许布线或打过孔的方法
weixin_47183491的博客
02-09 1万+
Allegro中设置让Route Keepout区域允许布线或打过孔，去除DRC:“Line to Route Keepout Spacing”的方法
2021-10-18 每天几个LCEDA小知识——DRC标记清除
l64481000的博客
10-18 5217
立创EDA专业版之DRC标记清除????DRC标记清除 ????DRC标记清除 在绘制电路板的过程中，DRC是很重要的初步验证电路板绘制是否满足基本规则的工具。在DRC检查之后，除了在下方的日志中展现具体的错误情况外： 还会再PCB中实时进行标记： 不满足绘制规则的，会在DRC后出现黄色的大叉进行标记。 在窗口的下方，点击DRC窗口，点击清除错误可以取消这些DRC错误警报。 另外还可以重新打开该PCB文件，可以发现DRC错误也会全部重置。 ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值