Allegro消除元件本身的引脚间距过小造成的DRC错误

最新推荐文章于 2024-09-20 16:45:53 发布
最新推荐文章于 2024-09-20 16:45:53 发布
阅读量1.0w 收藏 38
点赞数 3
分类专栏： # C03-Layout
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/sy_lixiang/article/details/80167935
版权

1.元件自身引脚间距过小，DRC报错

2.Edit->property或shift+F2选中元件

3.为元件添加Nodrc_Sym_Same_Pin属性
这里写图片描述

4.添加结束后，DRC错误消失
这里写图片描述

Cadence SPB17.4 - Allegro - 铺铜后DRC报错
tianpu2320959696的博客
01-13 5627
0000
Allegro如何散出芯片引脚？
bhxc809751502的博客
10-13 408
（3）在选择散出命令后，在Find选项卡，可以选择Symbol（器件）或Pins（引脚），如果是针对整个器件的散出，就选择Symbol；在PCB设计后期，如果只要散出某个引脚，就选择Pins。（4）在Options选项卡选择散出的过孔类型，根据芯片间距的大小，决定使用散出过孔的大小。在日常进行PCB设计时，遇到有BGA芯片的项目，引脚就需要散出。Via Direction：选择散出的过孔方向。Via：选择过孔的样式。Outward：向外。
cadence的SMD pin to SMD pin spacing问题(元件本身的引脚间距过小造成的DRC错误)
Cg9193的博客
07-26 2776
在用allegro绘制PCB的时候，设定好间距，结果莫名奇妙的报DRC错误（参考Figure 1DRC错误），主要原因是规则设置和元件本身的间距存在差异。Figure 1DRC错误。2.1 Edit->property或shift+F2选中元件。2.2 为元件添加Nodrc_Sym_Same_Pin属性。1.1 进行规则设定，选择规则设置的快捷键进行规则设置，1.2 根据规则错误修改规则间距。二、解决方法（元件添加属性）一、解决方法（修改规则）
Allegro中如何消除器件本身Pin间距报错
ltqdxl的博客
02-23 3175
Allegro中如何消除器件本身Pin间距报错
cadence SPB17.4 - allegro - DRC error “Line to SMD Pin Same Net Spaing“
谢绝(无视)留言与私信
07-28 875
铺铜前DRC正确。铺铜后，报错 = DRC error “Line to SMD Pin Same Net Spaing”
cadence SPB17.4 - allegro - 铺铜后DRC报错
谢绝(无视)留言与私信
06-14 4876
板子的布局走线都优化过了, 不铺铜也是可以用的. 铺铜能好点(有完整地平面, 制板容易, 焊接应力小).铺铜前, 进行了DRC, DRC通过, 0错误0警告.开始铺铜, 然后进行DRC检查, 突然报了好多错误. 因为将动态铺铜拿掉后, 再DRC, 0错误0警告.由此可以确认, 这些报错是铺铜引起的.仔细看错误提示, 这些都不能算作错误.查了资料后, 决定采用以下措施来消掉DRC报错:从归档工程中, 迁出铺铜前保存的原始工程.动态铺铜(有自动避让功能)在线DRC出现错误将动态铜皮转成静态铜皮(防止status
ALLEGRO所有DRC错误解释
11-09
最全的ALLEGRO PCB中DRC错误解释，提高设计效率！
Allegro DRC 错误代码释义
11-13
### Allegro DRC 错误代码释义 #### 概述 Allegro DRC (Design Rule Check) 是 Cadence 公司开发的一款用于检查电路板设计是否符合预设设计规则的工具。它能帮助工程师识别出可能存在的设计缺陷，如间距不足、过孔...
Allegro 使用小结
08-05
- 检查Drawing Options的Status，确保无未放置元件、未连接网络、孤岛或DRC错误。 - 生成DRC报告，查找并修正问题，反复检查直至完成。 - 调整DRC图标大小和颜色，提高错误识别效率。 6. **丝印处理** - Auto ...
Allegro 17.2 DRC_ERC新增规则：规避设计常见错误
本文旨在介绍Allegro PCB设计软件的基本概念，特别是DRC（设计规则检查）与ERC（电气规则检查）的基础理论和新增规则，以及如何在实际设计中规避常见的错误。文章首先对Allegro软件及其最新版本升级内容进行了简要...
ALLEGRO标准封装库.zip
03-23
7. **设计规则检查（DRC）**：封装库与ALLEGRO设计工具紧密集成，支持设计规则检查，能够自动检测并报告潜在的设计错误，如引脚间距过小、短路等问题。 8. **互操作性**：ALLEGRO封装库不仅适用于Candence的ALLEGRO...
Allegro 中如何关闭DRC检查
热门推荐
tianpu2320959696的博客
09-21 1万+
setup--constraints--modes--design modes(package)，在这里就能选择关闭package to package的DRC检查了
allegro17.4 如何关闭DRC检查
最新发布
hcvinh的博客
09-20 597
选择Sapcing可以关闭相对应的间距DRC检查。选择Physical可以关闭物理检查比如线宽等；选择Electrical可以关闭电气检查等；在Analysis Modes 界面。
Cadence allergo DRC Reports显示0个错误，但是Status中仍然显示有DRC错误解决办法
pengfirefire的博客
04-08 1554
3、Tools - DRC Browsers，会刷新高速你哪里有DRC，一般status报DRC那就确实有DRC，关掉Browsers之后DRC的标志就会出来了，可以view- option选择DRC errors去看具体什么错误。解决掉相关错误后，status中update、refresh之后就会发现DRC没错了。1、Display - Status，点击下方refresh刷新，点击DRC旁边的Update进行刷新，然后点击黄色或红色正方框，自动弹出DRC error及其类型错误。
Allegro PCB的间距约束值小于实际值仍然报错
wang_ze_ping的博客
02-17 909
点击Tools中的Update DRC：
2022-10-13-allegro中元件重叠DRC报错取消方法
2974786048的专栏
10-13 3934
本文记录allegro16.6版本中，进行layout时，因元器件重叠布局时，软件报DRC错误的解决方法。
cadence allegro忽略DRC和重新显示已忽略DRC
weixin_43965480的博客
05-14 1万+
cadence allegro忽略DRC和重新显示已忽略DRC 忽略DRC主要有两种情况: 1.这些DRC错误是因为约束管理器的设置不合理，存在不影响制板 2.分批处理DRC，隐藏当前暂时不进行解决的DRC，使得界面更清晰 1.仅忽略单个DRC警告 Find栏勾选DRC errors 光标移至需要隐藏的DRC处右键 点击waive DRC 点击OK 即可忽略该DRC错误并隐藏其显示。 2.重新显示已忽略的DRC警告 按照上图，即可重新显示已经忽略的DRC错误，但并不是不再忽略该DRC！！！ 重新显示
嵌入式硬件开发之六——封装设计
coreteker的专栏
02-08 1332
6 封装设计 6.1 制作机械安装孔 封装中的某些孔是没有电气连接的，用于定位安装，对于这样的孔，需要将其设计为机械符号。接下来以2.5mm的螺丝孔来说明机械安装孔的制作过程。步骤如下： 1、打开Package Designer 2、依次点击File->New菜单，在弹出的对话框中Drawing Type选择Mechanical symbol，Drawing Name为机械孔的名...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值