- 博客(30)
- 收藏
- 关注
RSS订阅原创 candence17.4原理图编号
1、在DSN文件上鼠标右击选择Annotate2、所有元件编号置为？3、选择现有基础上更新或者无条件更新这样就自动编号了。
2025-04-15 20:32:59
401
原创 立创商城的元器件原理图导入candence17.4
2、打开后是原理图的形式，如果是原理图想导出orcad，需要修改格式为asill，这里我们不使用原理图导出，直接成原理图库然后再导出到orcad。2、打开orcad的原理图文件，右键单击Library，点击Add file ，选择工程目录下的olb文件，将该文件添加到当前的原理图库文件夹中。1、打开嘉立创EDA客户端，新建工程，在放置→器件/复用，搜索器件，然后点击放置。3、文件→导出→AD，出现下图界面，勾选我已熟知，然后点击导出AD。1、在嘉立创导出的目录下找到该文件，用AD打开。
2025-04-07 17:17:28
247
原创 candence allegro 17.4 制作异形焊盘
Expand/Contract 在Options侧边栏设置内缩尺寸，“-”表示内缩，“+”表示外扩，单击“-”和“+”按钮进行内缩和外扩。下图为外扩后的样子，我为了凸显视觉外扩很大，阻焊层一般是外扩0.1mm，然后点击另存为，取一个名字。3、Shape→filled shape，右侧弹出Options 选择Ttch父类，Top子类，通过命令行输入坐标画出想要的图形，然后知道长度的情况，比如可以用ix 10(向右画10mm线)，可以用iy 10(向上画10mm线)。下方图片是随便用鼠标画的。
2025-03-28 11:57:06
305
原创 如何理解MOS管的截止区、放大区（饱和区）、可变电阻区
进入放大区后，id(漏极电流)只受控Vgs，随着Vgs增大而变大，只要维持Vgs不变，则输出电流恒定（不考虑热漂移等影响）,因此可以制作压控恒流源，或者恒流LED驱动。此时电流与VGS的平方有线性关系。可变电阻：当改变Vgs时，R就会变化，Vgs越大，电阻越小。电阻：设定Vgs不变时，改变电源输入电压，id也随之线性改变，并且Vds/id=R，R不变。随着Vgs再继续增大，此时id不受Vgs的控制，即使Vgs再增大，id也不会增大。1、截止区：就是Vgs<Vgs（TH）, 场管呈现关闭状态，无电流通过。
2025-03-27 17:44:53
330
原创 如何理解三极管截止区、放大区、饱和区
所以当放大区算法理论上的电流β*ib>ic_max则此时三极管进入饱和区，这时ib再继续增大，ic也不会增大了。此时ic≠βib，也很简单这个时候ic不受ib控制就是饱和区。此时ic=β*ib ，很简单只要ic电流与ib电流符合这个公式就是放大区。所以ic_max=12V/10KΩ=1.2mA --饱和区电流为1.2mA;β*ib>ic_max,所以Q2三极管处在饱和状态，是完全导通的，ic_max=Vcc/Rc(此时Vce=0，完全导通),那么ib=（5-0.7）V/（1KΩ）=4.3mA;
2025-03-26 21:36:07
399
原创 线长、线宽与阻抗的关系
1、20cm长的0.4mm线宽的导线阻抗为0.34Ω。2、20cm长的9mm线宽的铜皮阻抗为0.15Ω。上面数据为实测（记录一下）为啥不是倍数关系？
2025-03-24 13:29:38
114
原创 ADC采样和存储数据之间的关系
2、采样频率为7K，那就是1S中会有7000个16位数据（14000个字节/每秒）假设一个有一个16位的ADC要采样18个通道，采样频率为7K。1MB=1048576*8=8388608 b（位）所以1MB数据是由8388608 个二进制数据组成。如果用位来表示，那么会采集到的9.6Mb的数据。1、16位ADC那就是有2个字节。因此5S会采集到的1.2MB数据。那么5秒会采集到多少数据？首先弄清楚b和B之间的关系。b就是bit也就是所说的位。而1B（字节）=8b（位）5秒18个通道的采样数据为。
2025-03-13 19:14:28
144
原创 candence 17.4 如何单独设置铜皮和引脚的连接方式
3、可以更改Vias(过孔)、Smd pin(贴片焊盘)、Thru pin（瞳孔焊盘）与选中铜皮的连接方式，更改Smd pin(贴片焊盘)为十字连接，点击OK。4、可以看到这块铜皮包括部分中的SMD pin 与铜皮连接方式变为十字连接，而第二层第三层和底层都仍然是全连接。5、在Property Dyn_Thermal_Con_Type界面，可以看到可以设置不同层的连接方式。如下图设置该引脚的TOP、BOTTOM的连接方式为十字连接，点击OK，此时如下图好像并没出现十字连接。
2025-03-12 11:29:47
409
原创 candence17.4 字符格式设置大小
一般来说太小的字符格式，制版厂会打印不出来，太大的字符格式又会导致占地方大width：字体宽度 height：字体高度line spacing：行间距//添加字符时行与行之间的间距photoplot width ：字体线条粗细 char spacing：字体间距。
2025-02-28 20:58:48
130
原创 candece17.4 制作封装
Shape→circular，，右侧弹出Options 选择Package Geometry父类，Silkscreen_Top子类，其余默认，鼠标在一脚附近点击，左下角Command命令行输入ix 0.25mm。Layout→Labels→Value，右侧弹出Options 选择Component Value父类，Silkscreen_Top子类，其余默认，鼠标在一脚附近点击，键盘输入Value字符。Inc： 字符序号递增间隔，设为1 则是1、2、3；设为2则是1、3、5。3、Pad放置完成，加丝印框。
2025-02-26 20:08:57
394
原创 CANDENCE17.4 制作通孔焊盘和常规通孔大小
4、点击最上方的Design Layers 进入焊盘设置页面，BEGIN LAYER（Regular Pad）：选择Oblong设置长和宽；5、点击最上方的Mask Layers 进入绿油和钢网层设置页面，SOLDERMASK_TOP(顶层绿油阻焊焊盘)选择Oblong设置长和宽；2、file→NEW,进入 NEW Padstack 界面，Padstack name: 填写pad名字，Padstack usage:填写焊盘类型，点击OK。PASTMASK_TOP（顶层钢网层阻焊一般比焊盘大0.1mm），
2025-02-26 16:46:40
171
原创 ALLEGRO17.4如何制作LOGO并添加进PCB中
再点击Placement List，在Placement List界面下面的 菜单里选择Format Symbols，然后就会出现之前画的LOGO文件，勾选该文件，点击Hide把LOGO放到合适位置。Rotation:旋转角度默认就行，Location X:X坐标无特殊要求默认即可；勾选Filled shapes,然后鼠标圈住PCB工作区间的LOGO，把图案变成实心LOGO，有字母的比如P这种字母，想让P的里面变成实心的话，可以拿鼠标圈住里面的O，即可把里面部分变成实心部分，再次圈住可以变成空心。
2025-02-17 20:27:05
216
原创 如何在立创上下载封装并转换成candence格式
8、但是此时是PCB板文件，需要再转换成封装文件才可以使用，具体操作参见。6、点击Transtate 然后点击Close。4、打开allegro PCB设计软件。5、导入刚才用AD导出的ASCII文件。3、把该文件另存为ASCII文件。2、用AD打开刚才立创导出的文件。1、在立创上导出AD格式的封装。7、如下图就是导入的封装。双击打开刚才导出的文件。
2025-02-13 11:53:05
330
原创 candence 如何根据PCB文件导出dra、Pad、psm文件
其余如上图默认，勾选NO Library directory (不依赖库文件)，然后在下方的Export to directory 选择导出的路径，选好以后点击Export ，在刚才那个Export to directory 路径下面就会出现导出的dra和psm、pad文件。1、如果只想导出一个元器件的dra和psm、pad文件，那么可以把PCB中其他的元器件封装删除，如果想导出多个元器件的dra和psm、pad文件,那么就把相对应的元器件封装留在PCB工作区。
2025-02-12 16:19:45
388
原创 allegro17.4 铜皮合并与动静转换
在右侧弹出的Options界面选择类与子类，Shape Fill 选择 To dynamic copper，然后点击想要转换的铜皮，然后在弹出的警告界面选yes。在右侧弹出的Options界面选择类与子类，Shape Fill 选择 To static solid ，然后点击想要转换的铜皮，然后在弹出的警告界面选yes。shape→merge shape ，然后鼠标左键依次点击想要合并的铜皮，然后右击鼠标选择done。
2024-09-20 18:20:43
852
原创 allegro17.4 如何关闭DRC检查
选择Sapcing可以关闭相对应的间距DRC检查。选择Physical可以关闭物理检查比如线宽等；选择Electrical可以关闭电气检查等；在Analysis Modes 界面。
2024-09-20 16:45:53
557
原创 candence17.4 allegro 如何实现焊盘中心对齐
先测量两个焊盘、或者焊盘与线，得到Dx、Dy值，如果两个焊盘或者焊盘与线是水平或者竖直对齐的，那Dx,或者Dy的值是0，如果不是0，那两个焊盘或者焊盘与线就不是竖直或者水平方向对齐的，这样就需要通过MOVE命令把其中一个元器件朝着水平或者竖直方向移动Dx或者Dy的距离。先测量两个焊盘、或者焊盘与线，得到Dx、Dy值，如果两个焊盘在45度方向上是对齐的，那理论上测量得到的Dx,Dy值是相等的，所以对齐的方法就是把Dx-Dy的差值通过MOVE命令移动，使Dx与Dy相等，那45度的两个焊盘就对齐了。
2024-09-11 18:06:00
912
原创 candence17.4 allegro 对齐丝印
打开设计好的PCB文件，在Allegro PCB Designer 界面→File→Change Editor，会弹出Allegro PCB Designer Producct Choice框 在Select Product选择Allegro PCB Designer，并勾选下方的 Allegro Productivity Toolbox 点击OK。在Allegro PCB Designer 界面→Manufacture→Label Tune，会弹出Label Tune框，在Label Tune框界面，
2024-09-11 14:02:40
1168
原创 今天出一个candence 17.4 allego的安装教程
7、安装完成，接下来进行补丁更新，找到Hotfix_SPB17.40.035_wint.iso软件 ，右击鼠标选择装载。6、因为之前选择的定制安装，这一步不知道具体要安装啥，因此都勾选，点击NECK，接下来等待安装完成。后面经过仔细对比，发现是前面更新补丁时选择了F盘，F盘是candence安装包，不是补丁。8、在破戒大师里选择安装更新补丁，并找到刚才装载的安装包里的程序，点击下一步。3、打开破戒大师，找到安装candence进行如下图选择，点击下一步。有耐心的人可以重新卸了再装一边，我就不卸了，直接装。
2024-08-31 17:37:50
1433
原创 allego 3D图像如何旋转
1、Allego发现按住Shift同时滑鼠标滑轮只有放大和缩小功能；3、按住Shift+鼠标滑轮，再滑动鼠标就可实现3D图像的旋转功能。以前用过AD知道3D视图是可以旋转的，经过摸索allego也可以。2、按住鼠标滑轮，再滑动鼠标可以实现3D图像的平移功能；
2024-08-22 16:44:34
535
原创 candence allego 差分信号设置
打开Setup→Constraint→Constraint Manager→Worksheet Selector→Physical→Net→All Layers ，找到之前设置的差分网络对，应用刚才建立的规则。2、Neck Min Width（设置Neck模式最小线宽）、Neck Max Length（设置Neck模式最大长度）；1、Line Width Min (设置最小线宽)、Line Width Max（设置最大线宽）;1、Physical Constraint Set ：物理约束设置；
2024-08-22 15:38:22
1171
原创 今天利用仿真深入学习一下RC常数
由仿真波形可以看出，初始上电时，由于电容相当于两个小电阻并联，几乎可以看作短路，因而可以快速充电，达到分压效果，且后面两个电阻阻值一样，因此不存在给电容充放电情况。由仿真波形可以看出，由于电阻阻值降低，下方电阻分压的电压降低，由于电容与电阻并联，所以电容需要放电达到和电阻一样电压值，所需时间为3.58ms。由波形可知，下方电阻变大，由于电阻与电容并联，因此电容需要慢慢充电到电阻两端的电压。从仿真波形可以看出，初始状态由电容分压得下面电容得2V，随后继续给电容充电。8、把下方电容变大，去掉上方并联电容。
2024-07-26 00:42:15
366
原创 candence 17.4 -铜皮操作
shape →select shape or void cavity 选中铜皮，鼠标右键选择 copy to layers 会弹出一个shape copy to layers 框 在弹出的框里选择ETCH→想要复制的层，然后点击下方的 copy，再点击OK，在新的铜皮上右击鼠标选择Assign Net,在右方的Optoions界面→Assign net name：选择所需网络。shape → manual void/cavity →Delete,利用栅格辅助放大该区域的边缘，点击边缘部分，即可删除。
2024-07-03 01:06:42
1132
原创 candence17.4 板框、原点、尺寸标注的图文步骤
2、Manufacture→Dimension Environment，在PCB界面鼠标右击选择Linear dimension，然后放大利用栅格选择第一个点，然后同样方法选择第二个点，移动鼠标就会出来，放到合适位置，左击鼠标确认。5、Edit→Z-copy，右侧会弹出Optins，在右侧Optins界面进行上图设置，然后鼠标点击灰色图形，会生成内缩1mm的金色封闭图形，就是电气板框，鼠标右击点击done,结束该操作。或者先找出左下角板框的坐标，然后在命令行里输入坐标，原点就会移到该坐标位置。
2024-05-31 21:50:44
2703
原创 candence17.4 带有槽孔的PCB出Gerber打板文件步骤
1、Manufacture→Artwor，在Artwork Control Form界面中选择General Parameters，在General Parameters界面，Device typle 选择默认的 Gerber RS274X，Output units选择Millimeters，Format：Integer places[5]，Decimal places[5]，其余默认设置，点击OK会在gerber文件夹出现 art_param.txt 和 art_param.txt,1两个文件。
2024-05-31 18:13:53
1242
原创 Candece 17.4 四层板出gerber打板文件步骤
1、Manufacture→Artwor，在Artwork Control Form界面中选择General Parameters，在General Parameters界面，Device typle 选择默认的 Gerber RS274X，Output units选择Millimeters，Format：Integer places[5]，Decimal places[5]，其余默认设置，点击OK会在gerber文件夹出现。art_param.txt 和 art_param.txt,1。
2024-05-27 22:22:07
1120
原创 candence17.4 4层板 层叠设置
1、Manufacture→Artwork，在Artwork Control Form界面的Film Control 下方框内右击鼠标选择 Add Manual 在弹出来的框内设置层叠 层名字，设置好名字后，再选择每层要添加的东西，选好后点击OK。3、进行层叠前，设置一个正常工作视图。Manufacturing — Ncdrill_Figure 钻孔符 //如果前面没有自动生成钻孔符，那这个在设置完层叠后，在右侧的 Visiblity界面选择钻孔层时无法显示出来钻孔符。
2024-05-25 18:13:58
1707
原创 candence:对已经画好的PCB板要更改焊盘大小怎么办
如果改了名字，进行的是Replace操作，则还需要删除旧焊盘，Tools→Padstack→Modify Design Padstack ，在右侧出现的Options界面，下方的Purge点击选择ALL，会弹出的unused Padstack ，然后关闭这个界面，再次弹出界面Purge these unused Padstack,点击YES，如果没有其他未调用焊盘则不会弹出unused Padstack。1、如果是异形焊盘，需要打开原来的dra文件，重新画好形状，保存生成新的ssm文件。
2024-04-24 13:03:35
1093
原创 candence导出坐标文件
BodyCenter：以板子的原点出发，导出的坐标为元器件几何中心，但是此方法可能会有不准确，因为是系统自动找的几何中心，亲自试过会出现X坐标是几何中心，Y坐标不是。Version 2 fomat (post-16.3):勾选这个导出的坐标文件会有感叹号，且嘉立创识别不了有感叹号的TXT坐标文件，所以不能勾选。symbol Origin: 以板子的原点出发，导出的坐标为元器件封装原点坐标。此方法必须保证画封装时坐标原点在封装中心，封装必须规范。Pin1: 以板子的原点出发,导出的坐标为元器件的1脚坐标。
2024-04-24 11:13:47
1489
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人