IC面试：解决UART

最新推荐文章于 2024-11-14 02:45:29 发布

acmgotoac

最新推荐文章于 2024-11-14 02:45:29 发布

阅读量588

点赞数 2

分类专栏： IC面试文章标签： IC

本文链接：https://blog.youkuaiyun.com/acmgotoac/article/details/123806797

版权

打三排降低亚稳态概率并下降沿检测；保证在波特率的循环周期正中央采样；

module uart_tx#(
    parameter CLK_FRE = 50,
    parameter BAUD_RATE = 115200
)
(
    clk,
    rst_n,

    tx_data,
    tx_vld,

    tx_pin,
    tx_rdy
    
);    
    //==================modport
    input clk;
    input rst_n;

    input [7 : 0] tx_data;
    input tx_vld;

    output tx_pin;
    output tx_rdy;

    //===================parameter 
    parameter CYCLE = CLK_FRE * 1000000 / BAUD_RATE;
    parameter BITS = 11;


    //===================defination
    reg tx_rdy; 
    reg [10 : 0] data_r;
    reg tx_pin;

    reg [15 : 0] cnt_cycle;
    wire add_cnt_cycle;
    wire end_cnt_cycle;

    reg [15 : 0] cnt_bit;
    wire add_cnt_bit;
    wire end_cnt_bit;



    //===================defination
    always@(posedge clk or negedge rst_n)begin
        if(!rst_n) tx_rdy <= 1'b1;
        else if(tx_vld && tx_rdy) tx_rdy <= 1'b0;
        else if(end_cnt_bit) tx_rdy <= 1'b1;
    end
    
    always@(posedge clk or negedge rst_n)begin
        if(!rst_n) data_r <= 'd0;
        else if(tx_vld) data_r <= {
   1'b0, tx_data, 2'b0};
        else if(end_cnt_bit) data_r <= 'd0;
    end

    always@(posedge clk or negedge rst_n)begin
        if(!rst_n) tx_pin <= 1'b1;
        else if(~tx_rdy) tx_pin