【verilog教程】第3篇：verilog关键词

最新推荐文章于 2025-02-12 09:46:16 发布

原创最新推荐文章于 2025-02-12 09:46:16 发布 · 881 阅读

1 ·

CC 4.0 BY-SA版权

本文已经加入原创侵权保护，商业行为，禁止任何形式转载，违者必究。

文章标签：

#verilog #FPGA #fpga/cpld #vivado #xilinx

黑猫的FPGA知识合集专栏收录该内容

44 篇文章 ¥99.90 ¥299.90

订阅专栏

本文详细介绍了Verilog中的initial关键字用于仿真信号生成和存储器初始化，timescale指令设定仿真时间单位和精度，assign关键字用于连续赋值，以及inout、input、output端口类型的区别和使用。还探讨了inout类型的特殊实现和使用注意事项。

本文依据网络资料及工作经验整理而成，如有错误请留言。
文章为个人辛苦整理，付费内容，禁止私自转载。
文章专栏：《黑猫的FPGA知识合集》

1 所有关键词

always， and， assign，begin，buf，bufif0，bufif1，case，casex，casez，cmos，deassign，
default，defparam，disable，edge，else，end，endcase，endmodule，endfunction，endprimitive, endspecify, endtable， endtask， event， for， force， forever， fork， function，highz0， highz1, if，initial, inout, input，integer，join,large，macromodule，medium，module， nand，negedge，nmos，nor，not，notif0，notifl, or, output, parameter, pmos, posedge, primitive, pull0, pull1, pullup, pulldown, rcmos, reg, releses, repeat, mmos, rpmos, rtran, rtranif0,rtranif1,scalared,small，specify，specparam，strength，strong0, strong1, supply0, supply1, table, task, time, t

了解本专栏