自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(19)
  • 收藏
  • 关注

原创 Verilog实现四选一数据选择器

实现一个四选一数据选择器;

2024-11-16 19:47:59 986

原创 Vscode搭建verilog开发环境

下载地址:通过百度网盘分享的文件:ctags-2023-02-15_p6.0.20230212.0-2-...链接:https://pan.baidu.com/s/1ym8oFM3940Hhw_5kyVyTLg提取码:qsmo解压压缩包放在E:\vscode\extensions\ctags路径中,最好是全英文路径把ctag.exe添加到环境变量中,系统和用户都添加上。查看安装是否成功:在终端输入ctags --version打印以下信息。

2024-11-11 10:29:45 1179

原创 Vivado+Vscode联合打造verilog环境

详细参考我另一篇文章:Vivado2022.2下载安装_fpga vivado下载-优快云博客。

2024-11-08 11:35:17 1332

原创 Vscode+Anaconda配置Python环境

设置中的multi cursor。

2024-11-03 22:08:15 1206

原创 Vivado2022.2下载安装

链接:https://pan.baidu.com/s/1lyfE2d-VmaWC-_aR8ratCQ提取码:mt09。

2024-11-03 16:08:35 5584 7

原创 Anaconda下载安装和conda环境相关配置

Index of /anaconda/archive/ | 清华大学开源软件镜像站,致力于为国内和校内用户提供高质量的开源软件镜像、Linux 镜像源服务,帮助用户更方便地获取开源软件。本镜像站由清华大学 TUNA 协会负责运行维护。Index of /anaconda/archive/ | 清华大学开源软件镜像站 | Tsinghua Open Source Mirror。先指定pip下载的镜像源,第一次使用指定一次即可。方法2:在终端中输入以下命令。方法1:conda安装。对应的路径是安装路径。

2024-11-02 22:36:27 1244 2

原创 Verilog实现8-3编码器和3-8译码器

无优先级编码器有一个缺点,即在某一个时刻只允许有一个有效的输入,而同时若又有两个或两个以上的输入信号要求编码,输出端一定会发生混乱,出现错误。为了解决这个问题,引入了优先编码器。优先编码器的功能是允许同时在几个输入端有输入信号,编码器按照输入信号预先排定的优先顺序,只对同时输入的几个信号中有优先权高位的一个信号编码。链接:https://pan.baidu.com/s/1eOsGmJ69ZkXBl0QJJU2QwQ。

2024-07-11 08:44:23 1458

原创 Verilog基础语法

算术运算符(+,-,×,/, %)、赋值运算符(=, , =,

2024-05-26 21:07:50 1702

原创 FPGA和IC设计基础知识6--时序逻辑电路

任一时刻的输出信号不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入有关。时序逻辑电路通常包括组合电路和存储电路两个组成部分,而存储电路是必不可少的;存储电路的输出状态必须反馈到组合电路的输入端,与输入信号一起,共同决定组合逻辑电路的输出。

2024-05-23 19:38:45 1089 1

原创 FPGA和IC设计基础知识5--半导体存储电路

电路结构和图形符号:功能表:约束条件:SR=0。

2024-04-29 11:00:21 1112

原创 FPGA和IC设计基础知识4--组合逻辑电路

在任何时刻输出状态仅由在当前的输入状态决定, 而与系统原先的状态无关。特点:输入输出间不含反馈延迟回路;电路不含记忆单元;逻辑表达式中没有时间因子。

2024-04-24 22:01:45 1028

原创 FPGA和IC设计基础知识3--门电路

TTL是三极管-三极管逻辑(Transistor-Transistot Logic)的简称,因为TTL电路采用三极管作为开关器件。

2024-04-22 19:06:32 831

原创 FPGA和IC设计基础知识2--逻辑代数

每个 合并的圈中,至少要有一个“1”没有被圈过, 否则这个圈就是多余的。3 合并相邻填“1”的小方块,两个方块合并消 去一个变量(一维块);4个方块合并消去两个变量(二维块);逻辑表达式是用与、或、非等运算组合起来,表示逻辑函数与逻 辑变量之间关系的逻辑代数式。用与、或、非等逻辑符号表示逻辑函数中各变量之间的逻 辑关系所得到的图形称为逻辑图。2 在函数最小项对应的小方块填“1”,其他方 块填“0”;4 合并过程中先找大圈合并,圈越大消去的变 量越多;L : 亮---1;A、B: 向上—1 向下--0。

2024-04-16 16:31:32 454

原创 FPGA和IC设计基础知识1--数电数制和码制

优点:状态译码简单,可减少组合逻辑且速度较快, 这种编码方式还易于修改,增加状态或改变状态转换条件都可以在不影响状态机的其它部分的情况下很方便地实现。独热码值每个码元值只有一位是'1',其他位都是'0',如:S0=3'b001,S1=3'b010,S2=3'b100。4、十六进制(H或h):0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F。3、十进制(D或d):0,1,2,3,4,5,6,7,8,9。2、八进制(O或o):0,1,2,3,4,5,6,7。1、二进制(B或b):0,1。

2024-04-13 18:24:47 1392

原创 vim的使用

vi 是”visual interface”的简称, 它在 Linux 上的地位就仿佛 Windows 中的记事本一样。它可以执行编辑、删除、查找、替换、块操作等众多文本操作, 而且用户可以根据自己的需要对其进行定制。vi 是一个文本编辑程序, 没有菜单, 只有命令。

2024-04-01 19:31:10 1149

原创 Linux常用命令总结

command: 命令名,相应功能的英文单词或单词的缩写;[-options]:选项,可用来对命令进行控制,也可以省略;[]代表可选parameter1 …:传给命令的参数:可以是零个一个或多个。

2024-03-29 22:57:24 737 1

原创 Verilog编辑器Gvim的配置

" 快捷键设置"自定义命令前缀,防止冲突"插入模式退出插入模式ii"正常模式下保存,w"正常模式下保存退出,q"正常模式下保存退出,wq"正常模式下打开关闭文件目录ctrl+t"正常模式下语法检查,ck"括号自动补全function!elseendif"配对自动补全,按空格自动补全:ab case;:ab begin;:ab reg;:ab output;:ab para;:ab if;:ab elif;

2024-03-26 11:25:11 3669 11

原创 Linux系统安装

链接:https://pan.baidu.com/s/1pcGLqppex2PmCsxouS13yQ。链接:https://pan.baidu.com/s/18Upw-2jcv-ebMnHLnDj_2Q。链接:https://pan.baidu.com/s/15K5fHR_Jo-u-KvICqr1fAw。

2024-03-21 14:17:08 146 1

原创 CentOS 7中安装python3

usr/bin/python修改成#!/usr/bin/python修改成#!5.安装依赖zlib、zlib-deve。

2024-03-21 14:14:15 558 1

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除