【verilog教程】第4篇：verilog语句块

本文依据网络资料及工作经验整理而成，如有错误请留言。
文章为个人辛苦整理，付费内容，禁止私自转载。
文章专栏：《黑猫的FPGA知识合集》

1 赋值语句

注意：
组合逻辑用阻塞赋值。
时序逻辑用非阻塞赋值。

在同一个always块中不能既用阻塞赋值，又用非阻塞赋值。
不允许在多个always块中对同一个变量进行赋值。

非阻塞赋值只能赋值给reg类型变量。

1.1 非租塞

非阻塞(Non_Blocking)赋值方式( 如 b <= a; )

1. 块结束后才完成赋值操作。
2. b的值并不是立刻就改变的。
3. 这是一种比较常用的赋值方法。（特别在编写可综合模块时）

1.2 阻塞

阻塞(Blocking)赋值方式( 如 b = a; )

1. 赋值语句执行完后,块才结束。
2. b的值在赋值语句执行完后立刻就改变的。
3. 可能会产生意想不到的结果。

1.3 阻塞与非阻塞区别