Aurora 8B/10B

已于 2023-09-05 17:19:05 修改
阅读量1.9k 收藏 2
点赞数
CC 4.0 BY-SA版权
分类专栏： 数字IC设计方法学 标准总线接口协议 文章标签： fpga开发 数字IC
于 2023-08-18 20:36:49 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Starry__/article/details/132368647
本文详细介绍了Xilinx的Aurora 8B/10B链路层协议，它是一种用于点对点串行链路的数据传输协议，常用于FPGA之间的通信。Aurora协议支持物理层接口、初始化与错误处理、数据分段、链路层和流控。8B/10B编码用于平衡0和1的个数，实现DC平衡。协议还提供了流控机制以控制数据传输速率。内容涵盖协议的特征、工作流程、块图、PDU传输和接收流程，以及流控的NFC和UFC机制。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

目录

本篇blog将介绍由xilinx开发的Aurora 8B/10B链路层协议，并介绍aurora ip使用。

pg046 - Aurora 8B/10B v11.1 LogiCORE IP Product Guide
sp002 - Aurora 8B/10B protocol spec
ug476 - 7 Series FPGAs GTX GTH TransceiversUser Guide
FPGA高速接口设计指南 - 知乎
Xilinx平台Aurora IP介绍（汇总篇）- 优快云
一天上手Aurora 8B/10B IP核----汇总篇
Aurora 8B/10B IP核（一）——Aurora概述及数据接口 - 电子发烧友
Xilinx FPGA平台GTX简易使用教程（

了解本专栏 订阅专栏 解锁全文 超级会员免费看
Aurora 8B/10B - Clock and Reset
Starry__的博客
09-01 568
此处沿用Duplex Normal Reset Sequences时序图，只不过gt_reset和reset一开始就都拉高，持续128 user_clk+1s后gt_reset拉低，之后reset再拉高0.1s再拉低。这里就有个问题，hard_err导致的自动复位和用户通过reset和gt_reset的手动复位是什么关系？芯片复位时gt_reset和reset均为高电平，之后一定是gt_reset先拉低，reset后拉低。如果工作中用户需要手动复位，则核和GT复位时序如下图所示。本节介绍上电和复位时序。
FPGA实现Aurora 8B/10B接口--汇总导航
孤独的单刀
01-11 7876
1天上手Aurora 8B/10B IP核（一）----汇总篇
Aurora 8b/10b协议（高速收发器十五）
详解FPGA及硬件电路开发
06-07 2801
Aurora 8B/10B是一种高速串行链路层协议，支持点对点数据传输。它通过Padding、组帧、8B/10B编码、串行化等流程发送数据，并支持UFC和NFC流量控制机制，防止数据丢失。协议还包括通道初始化、绑定、验证等过程，以及时钟补偿序列，以适应发送端和接收端的时钟速率差异。Xilinx提供了基于该协议的Aurora 8B/10B IP，简化了用户的数据收发操作。
Aurora 8B/10B光口通信
OpenFPGA的博客
05-29 3302
8.5.8.1 概述本课程内容参考XILINX 官方文档PG046（https://www.xilinx.com/support/documentation/ip_documentatio...
Vivado - Aurora 8B/10B IP
hi94的博客
10-16 2988
本文介绍在 Block Design 中添加Aurora 8B/10B IP 并加以调试。 使用 Streaming 接口 使用 VIO 控制回环方式 探究收发器的位置信息 共享逻辑和例化模板 附带 Block Design 的 TCL 代码
Xilinx aurora 8b10b 协议
01-31
Xilinx aurora 8b10b 协议，半导体行业硬件驱动接口开发编码协议。
Aurora 协议学习理解与应用——Aurora 8B10B协议学习
gzy0506的博客
04-16 4865
Aurora 8B/10B 协议描述了通过 Aurora 8B/10B Channel传输用户数据。一个 Aurora 8B/10B Channel由一个或多个 Aurora 8B/10B lanes组成。每个 Aurora 8B/10B lane都是全双工串行数据连接。通信的双方称为Partners。与其他例如SRIO称为Master和Slave不同，这里Partners说明双方是对等的关系。Aurora 8B/10B 协议接口通过用户接口与用户应用程序传输数据和控制。
FPGA GTH Aurora 8b/10b 编解码技术实现PCIE视频传输及其QT上位机应用
最新发布
04-29
内容概要：本文详细介绍了FPGA GTH Aurora 8b/10b编解码技术在PCIE视频传输中的应用。首先解释了FPGA和GTH Aurora之间的关系，强调了8b/10b编码技术在线路编码中的重要性。接着讨论了编解码与PCIE视频传输的具体实现...
pg046 Aurora 8B/10B
10-30
Aurora 8B/10B是一种由AMD公司Adaptive Computing部门开发的LogiCORE IP（知识产权核心），用于Vivado设计套件。此IP核主要应用于高速串行数据通信场景，支持8B/10B编码技术，能够在FPGA平台上实现高效的数据传输。...
Aurora 8b/10b 协议和IP核设置
qq_34244712的博客
08-08 3712
8B/10B编码 8B/10B编码是1983年由IBM公司的Al Widmer和PeterFranaszek所提出的数据传输编码标准，目前已经被广泛应用到高速串行总线，如IEEE1394b、SATA、PCI-Express、Infini-band、FiberChannel、XAUI、RapidIO、USB 3.0的美好。8B/10B编码将待发送的8位数据转换成10位代码组，其目的是保证直流平衡，以及足够密集的电平转换。 用途 功能框图 光纤通信的物理层介绍 ...
Xilinx Aurora 8B/10B IP核详解和仿真
weixin_43354598的博客
12-23 1万+
Xilinx Aurora 8b/10b IP核的详解，以及使用与仿真示例，对IP核的配置和如何仿真有非常详细的说明，除了对IP核官方文档的内容进行了解析以外，还对GTX引脚的选择等比较容易混淆和不好理解的地方进行了说明。最后对IP核的仿真运行进行了STEP BY STEP 的说明，对仿真的结果也进行了简要的说明。 该文档对Xilinx FPGA和ZYNQ SOC下 AURORA 8B/10B IP核的使用提供了一个快速上手的指导。
Aurora 8B10B，PCIe2.0，SRIO 2.0三种串行通信协议分析
01-06
业界广泛使用的Xilinx公司Virtex-6系列FPGA支持多种高速串行通信协议，本文针对其中较为常用的Aurora 8B/10B和PCI Express 2.0，Serial RapidIO 2.0三种协议进行了测试及对比分析。
Xilinx Aurora 8B/10B IP介绍以及下板验证
主要分享学习中的知识和遇到的问题
11-13 2580
Aurora协议是一种用于FPGA和其他硬件设备之间高速串行数据传输的协议，为物理层提供透明接口；用于在点对点串行链路间移动数据的可扩展轻量级链路层协议，由Xilinx公司开发。它主要用于在FPGA之间、FPGA与处理器之间、或FPGA与其他外部设备之间进行高效的数据通信。
FPGA 高速接口Aurora8B/10B 协议详解与仿真
toonyhe的博客
03-05 2302
Aurora 8B/10B 是一种用于高速串行通信的协议，通常用于 FPGA 设计和其他数字通信应用。即一种编码方案，旨在在传输数据时提供可靠性、时钟恢复和错误检测。主要用于在点对点串行链路间移动数据的可扩展轻量级链路层协议，为板对板、芯片对芯片以及一些单向链接提供低成本低资源的解决方案。信号源信号描述ref_clk时钟源GT的外部时钟INIT CLK时钟源全局复位，低电平有效DRP CLK时钟源DRP时钟，动态重配置时钟时钟源用户传输的数据钟及逻辑时钟域。
对Aurora8b10b的简要理解
wenjia7803的博客
05-24 9965
Aurora8b10b理解 概述 Aurora 8B / 10B内核是xilinx开发的一种轻量级的串行通信协议，适用于千兆位链接。 常用于芯片（FPGA）与芯片（FPGA）之间通信。它用于使用一个或多个收发器在设备之间传输数据。连接可以是全双工（双向数据）或单工。最多可实现16个收发器（GTX，GTP或GTH），吞吐量可从480 Mb / s扩展到84.48 Gb / s。 Aurora核心吞吐量取决于收发器的数量以及所选收发器的线路速率。 通过使用25％的开销来计算吞吐量Aurora 8B .
FPGA实现Aurora 8B/10B接口（2）--数据接口
热门推荐
孤独的单刀
01-11 1万+
通过本文您会学到：1、了解Xilinx Aurora 8B/10B IP核的框架；2、熟悉Aurora 8B/10B IP核的内部结构（数据接口）。
Xilinx的Aurora8B10B ip原理讲解（高速收发器十六）
详解FPGA及硬件电路开发
06-07 3339
Xilinx的Aurora 8B/10B IP基于Aurora 8B/10B协议，提供两种用户数据接口，支持流量控制，简化了数据传输。该IP内部完成组帧、字节对齐、时钟补偿等功能，用户不需直接操作GTX收发器。存在数据延迟，对延迟敏感的设计可能不适用。
四、aurora8b10b ip的使用（framing接口下的数据回环测试）
k7126685的博客
08-01 2690
Aurora 协议是一个用于在点对点串行链路间移动数据的可扩展轻量级链路层协议（由Xilinx开发提供）。这为物理层提供透明接口，让专有协议或业界标准协议上层能方便地使用高速收发器。Aurora协议在Xilinx的FPGA上有两种实现方式：8B/10B 与 64B/10B。两个协议大部分相同，主要区别在编码方式上：高速接口的IO都在MGT bank上面 1个bank有4对Lane，2对差分时钟。总结：1、ref_clk 的值根据对应硬件设计的来； 2、INIT CLK 和DRP CLK可
Aurora 8B/10B IP核（1）----如何理解Aurora 8B/10B协议？
Coorua的博客
08-09 1534
Aurora
aurora 8b/10b
11-23
Aurora 8b/10b是一种序列化器/解序列化器（SerDes）的数据传输编码方式，用于高速串行数据通信。它广泛应用于各种通信标准和协议中，如PCI Express（PCIe）、Gigabit Ethernet（GbE）等。下面我将详细介绍一下Aurora...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值