AXI_Bus_Matrix_4x4 设计 - 逻辑设计部分

原创 已于 2022-06-25 22:52:15 修改 · 1.7k 阅读 · 10 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#数字IC #IC验证 #fpga开发 #嵌入式硬件

于 2022-06-21 17:31:02 首次发布
博客详细介绍了AXI_Bus_Matrix_4x4的设计，包括decoder和axi_round_robin_arbiter的实现。在decoder部分，解释了读写通道的依赖关系，以及如何根据AWSEL和ARSEL进行片选。axi_round_robin_arbiter部分则讨论了AW、W、AR通道的轮询仲裁策略，强调了通道间的协同问题。最后提到了axi_bus_matrix_4x4的顶层模块设计，强调了ID的扩位标记。

目录

先想好再写代码

1. decoder

解码器的思路很简单，将AXI信息交互分为读写两种。

写控制AW通道依赖于AWADDR的高2bit，即AWSEL来片选Slave。写数据W通道其实也依赖于AWADDR的高2bit，因为只有这样才能把匹配的写控制和写数据正确的送入某个Slave。写反馈B通道同理。

这个涉及到AXI Master那边AW、W和B三通道是如何协同的了。
例如AXI Master需要分别为Slave0、Slave1和Slave2写入数据。那么Master可以先令AWSEL为0与Slave0写交互完成之后，再令AWSEL为1与Slave1进行写交互。
当然AXI Master也可以先分别令AWSEL为0、1、2将AW通道分别分发给Slave0、Slave1、Slave2，再重新令AWSEL为0、1、2将W通道分别分发给Slave0、Slave1、Slave2，最后在令AWSEL为0、1、2将等待各Slave的B通道反馈

同理，读控制AR通道依赖于ARSEL，读反馈R通道也依赖于ARSEL。

1.1. 代码

代码如下

module decoder#(
了解本专栏 订阅专栏 解锁全文 超级会员免费看
AXI_Bus_Matrix_4x4 设计
Starry__的博客
06-15 3559
Signal Source Width(bits) Description AWID Master AWID_WIDTH 写事务ID AWADDR Master
高级高性能总线（Advanced High-performance Bus, AHB）
Starry__的博客
03-18 6331
目录1. 介绍单一Manager例子2. 信号描述2.1. Manager2.2. Subordinate2.3. Interconnect 针对AHB进行介绍 1. 介绍 主要针对高效率、高频宽及快速系统模块所设计的总线，可以连接如微处理器、芯片或芯片外的内存模块和直接存储器访问（Direct Memory Access, DMA）模块等。 最常见的AHB从属设备包括内存设备、外部存储接口（External Memory Interfaces, EMIF）和高带宽外设。 而对于低带宽外设来说，通常驻留在
[AXI] AXI Interconnect RTL
最新发布
S&Z3463的博客
05-07 2810
AXI Interconnect 的 RTL 实现采用模块化设计，核心是一个可配置的交叉开关（Crossbar），周围集成功能模块如数据宽度转换器、协议转换器、时钟域转换器和寄存器切片。顶层模块顶层模块为，封装所有子模块逻辑。通过 Verilog 参数（Parameters）和接口信号定义主接口（Sxx_AXI）、从接口（Mxx_AXI）、时钟和复位信号。支持 1-16 个主接口（S00_AXI 到 S15_AXI）和 1-16 个从接口（M00_AXI 到 M15_AXI）。模块化设计。
AXI矩阵
02-17
AXI矩阵
AXI bus matrix与跨4K拆分/deadlock
cy413026的博客
04-16 1076
为什么axi bus matrix没有成为soc内多master和多slave的互联总线？现在常用的都是nocaxi bus matrix都是corssbar拓扑结构？对于大型soc太过于复杂？
AXI互联矩阵
yundanfengqing_nuc的专栏
05-12 5693
AXI协议严格的讲是一个点对点的主从接口协议，当多个外设需要互相交互数据时，我们需要加入一个AXI Interconnect模块，也就是AXI互联矩阵，作用是提供一个或多个AXI主设备连接到一个或多个AXI从设备的一种交换机制（有点类似于交换机里面的交换矩阵）。这个AXI Interconnect IP核最多可以支持16个主设备、16个从设备，如果需要更多的接口，可以多加入几个IP核。 AXI Interconnect基本连接模式有以下几种：  N-to-1 Interconnect  to...
IfxCpu_Trap_busError触发原理大揭秘：CPU检测总线异常的3大硬件机制（工程师必看）
一个看似正常的软件版本，在实车测试中突然“死机”，调试器连接后只看到一行冰冷的提示：`Trap #4: Bus Error`。没有堆栈、没有日志，甚至连出错时执行的是哪条指令都难以追溯——这就是 `IfxCpu_Trap_busError` ...
数字IC设计（8）之AHB-Lite总线（持续更新）
qq_69440734的博客
03-07 2046
AHB总线全称Advanced High-performance Bus，意为先进高性能总线。推出该总线的目的是补充APB总线在性能上的不足，APB总线适合挂载低速外设，所以AHB总线用来挂载高性能的外设，这样子可以分工合作，节约资源。AHB总线可以实现多主多从的连接，此时需要设计仲裁机和matrix（矩阵），AHB-Lite一般用于一主多从，此时则不需要仲裁机和matrix，但是也可以用AHB-Lite来实现多主多从，就是设计多个layer，每个layer是一主多从，再把各个layer连起来；
STM32图像流压缩前置方案：JPEG编码前处理的4步高效流程设计
# STM32图像采集与流处理的高效架构设计 在智能家居、工业监控和边缘计算设备日益普及的今天，如何让嵌入式系统“看得清”、“反应快”，已成为硬件开发者面临的核心挑战之一。STM32系列微控制器凭借其强大的外设...
AXI Bus整理（概述+后期遇到的相关问题）
sometimeshappen的博客
07-29 2164
AXI Bus相关AXI Bus整理1. 架构2. 窄传输和非对齐传输3. AXI协议用事务ID tags来处理多地址和乱序传输实践时遇到的相关问题Reference AXI Bus整理 本篇并不是详细的整理，只是学习过程中的一点简单的记录，如有什么细节上的问题，可以在评论区留言，我会尽力整理后更新在本帖上。 1. 架构 在学习的过程中，感觉AXI大体上和ICB Bus差不多，只是多了一些信号，相对复杂了一点，从2个channel（command&respond）变成了5个channel，读为2个（
BusMatrix Verilog COde配置生成源代码
03-01
BusMatrix配置生成环境, 用于生成ARM的AHB BusMatrix, 可配置端口数目, 生成verilog源代码;
AHB-AXI-APB-ARM-AMBA 代码实现 Verilog程序
10-13
AHB AXI APB ARM AMBA 代码实现 Verilog程序 AHB AXI APB ARM AMBA 代码实现 Verilog程序 AHB AXI APB ARM AMBA 代码实现 Verilog程序 AHB AXI APB ARM AMBA 代码实现 Verilog程序 AHB AXI APB ARM AMBA 代码实现 Verilog
AXI总线简介
weixin_33881753的博客
08-31 4563
0.绪论 AXI是高级扩展接口，在AMBA3.0中提出，AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream AXI4.0-lite是AXI的简化版本，ACE4.0 是AXI缓存一致性扩展接口，AXI4.0-stream是ARM公司和Xilinx公司一起提出，主要用在FPGA进行以数据为主导的大量数据的传输...
基于AHB_Bus_Matrix与AHB2APB Bridge 的多主多从 架构设计
Starry__的博客
05-31 3378
这次基于AHB与APB的协议，设计一个片内各组件互联的架构
AXI总线（top）
热门推荐
简单同学
06-18 1万+
AXI总线是一种基于burst的传输总线，适合用在high-bandwidth和low-latency的场景，大致分为5个通道： read address read data write address write data write response AXI总线支持： 1)unaligned data transfer，包括SIZE的对齐和Wrap Burst的对齐; 2)Bur...
CortexM3与CortexM0的bus matrix
北枫凉的博客
05-09 2997
以下都是自己的理解，如有错误希望大家指正，感激不尽~ 目录 Cortex M0 处理器内部的bus matrix 处理器外部的busmatrix Cortex M3 处理器内部的bus matrix 处理器外部的bus matrix Cortex M0 处理器内部的bus matrix The processor contains a bus matrix that arbitrates the processor core and optional Debug Access Po
36_2 On Chip Bus —— AXI总线介绍
qq_40677883的博客
03-04 1643
36_2 On Chip Bus —— AXI总线介绍
高级可拓展接口（Advanced eXtensible Interface, AXI）
Starry__的博客
06-07 3659
适用于高性能、高带宽、高工作频率、低延迟系统，也可基于多主多从的架构。AXI的特性包括：● 控制通道与数据通道相互独立，类似于DMA● 支持字节选通● 只给出第一地址，亦可完成burst传输● 支持乱序传输● 允许电平同步先讲一个master、一个slave之间是如何通信的。AXI将master与slave之间的控制信息和数据信息划分为五个通道进行传输，这五个通道之间是时序独立，这五个通道分别表示：读控制通道AR、读数据通道R、写控制通道AW、写数据通道W、写反馈通道B如下图这五个通道都是基于valid &
【总线】AXI第九课时：介绍AXI响应信号 (Response Signaling)：RRESP和 BRESP
sqqwm的专栏
07-09 8873
本章节讲解AXI响应信号 (Response Signaling)：RRESP和 BRESP，理解这一章节，有助于设计和调试基于AXI协议的系统，确保系统能够正确地响应和处理各种事务状态。
FPGA初学者SDK编程指南：AXI_CDMA与AXI_DMA实践
AXI协议是AMBA（Advanced Microcontroller Bus Architecture）总线协议家族中的一部分，它提供了一个用于高性能、复杂系统上IP（Intellectual Property）核之间高效通信的接口。 CDMA（Compact Disc Mastering ...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值