AXI_Bus_Matrix_4x4 设计

原创 已于 2023-02-17 13:48:57 修改 · 3.5k 阅读 · 32 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#数字IC #IC验证 #AXI

于 2022-06-15 23:37:33 首次发布
本文介绍了AXI_Bus_Matrix_4x4的设计，包括功能描述、架构、逻辑设计和测试。在架构部分，详细讨论了axi_bus_matrix_4x4、decoder和axi_round_robin_arbiter的角色。测试部分重点测试了axi_round_robin_arbiter的仲裁功能，展示了3v1和4v1写测试的详细过程。

目录

1. 功能描述

当多个AXI master与多个AXI slave进行通信时，就可以使用一个基于AHB协议的bus matrix实现互联。

例如

2. 架构

对于AXI来说，多个AXI Master需要多个AXI Slave通信，可通过一个BUS MATRIX实现互联，架构如下图

可见AXI_Bus_Matrix与AHB_Bus_Matrix架构类似，都需要decoder解码以判断Master要与哪个Slave通信，并回传R通道读数据和B通道写响应。

同时还需要arbiter，面对多个Master同时访问同一个Slave时的仲裁器。
在这里插入图片描述

2.1. axi_bus_matrix_4x4

接口如下

Group Channel Signal Direction Width(bits) Description
了解本专栏 订阅专栏 解锁全文 超级会员免费看
AHB_Bus_Matrix_3x3 设计
Starry__的博客
06-10 4279
当多个AHB master与多个AHB slave进行通信时，就可以使用一个基于AHB协议的bus matrix实现互联。例如根据之前的描述，一主多从系统需要decoder对Master的HADDR进行解码以对不同的Slave进行片选，同时Slave读取的数据也需要MUX根据片选结果返回给Master。此处 bus matrix设计就将decoder与MUX合并为decoder，并为每一个Master配一个decoder。对于每一个Slave来说，同一时间可能有多个Master对其进行访问，因此需要arbi
AXI_Bus_Matrix_4x4 设计 - 逻辑设计部分
Starry__的博客
06-21 1795
先想好再写代码解码器的思路很简单，将AXI信息交互分为读写两种。写控制AW通道依赖于AWADDR的高2bit，即AWSEL来片选Slave。写数据W通道其实也依赖于AWADDR的高2bit，因为只有这样才能把匹配的写控制和写数据正确的送入某个Slave。写反馈B通道同理。同理，读控制AR通道依赖于ARSEL，读反馈R通道也依赖于ARSEL。代码如下 2. axi_round_robin_arbiter 此处我们基于轮询的策略实现仲裁器经典的轮询仲裁IP输入只有req、输出只有grant，但对于AXI而言，是
AMBA interconnector PL301(一)
weixin_33720078的博客
08-22 539
HPM(High-Performance Matrix)是一个自生成的AMBA3 bus subsystem。 由一个AXI bus matrix，Frequency Conversion Components，Data Bus Width Conversion Components，                                  Interface Protocol Co...
内存管理01——链接脚本
Setul
02-12 3619
新年的第一篇博文，先祝我工作顺利，万事如意！祝福大家的话就不赘述了。 在开始操作系统的内存管理相关内容前，首先来关注链接脚本，因为动态内存即堆区的地址是在链接脚本中分配的，知道了堆的起始地址和长度才能进行内存的分配和管理。 1. 链接脚本的作用是什么？ 链接的作用就是把编译生成的多个目标文件（.o）合并起来，生成最后的可执行文件（.elf）。如上图中间的就是.o目标文件，最右的则是链接生成的.elf文件。除此之外，链接脚本还关注一个问题，就是生成的各个段被加载在内存的什么位置。 举个例子很容易就明白，下面
ARM的BUS Matrix的作用
yuyin86的专栏
05-14 2538
ARM的BUS Matrix就是多主（Core，DMA等），多从（内部RAM，APB，外部总线等）的交联和仲裁。目的是为了提高不同主机访问不同外设情况下的带宽，另外一个就是简化Bus Master的协议设计。 比如，DMA把片内RAM的数据搬运到APB的外设，如串行口。同时Core从外部总线，SDRAM取指令。如果单一总线，那么Core和DMA控制器就需要先仲裁总线控制权，然后才能访问对应的
AXI总线简介
weixin_33881753的博客
08-31 4561
0.绪论 AXI是高级扩展接口，在AMBA3.0中提出，AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream AXI4.0-lite是AXI的简化版本，ACE4.0 是AXI缓存一致性扩展接口，AXI4.0-stream是ARM公司和Xilinx公司一起提出，主要用在FPGA进行以数据为主导的大量数据的传输...
AXI bus matrix与跨4K拆分/deadlock
最新发布
cy413026的博客
04-16 1075
为什么axi bus matrix没有成为soc内多master和多slave的互联总线？现在常用的都是nocaxi bus matrix都是corssbar拓扑结构？对于大型soc太过于复杂？
设计类—BusMatrix生成
lhr1127的博客
09-02 3053
在实际芯片项目中，BUSMARTIX总线矩阵一般不会手写，全部是工具配置生成的。本文就以ARM家的开源工具简单说下总线矩阵的生成方法。BusMatrix脚本使用方法就介绍到这里，掌握了本节内容就可快速生成BusMatrix代码。
IfxCpu_Trap_busError触发原理大揭秘：CPU检测总线异常的3大硬件机制（工程师必看）
一个看似正常的软件版本，在实车测试中突然“死机”，调试器连接后只看到一行冰冷的提示：`Trap #4: Bus Error`。没有堆栈、没有日志，甚至连出错时执行的是哪条指令都难以追溯——这就是 `IfxCpu_Trap_busError` ...
标准总线接口协议
Starry__的博客
03-17 3124
本专栏收录了FPGA&IC设计中常见的接口，以及相关的接口设计，正在更新。
BusMatrix Verilog COde配置生成源代码
03-01
BusMatrix配置生成环境, 用于生成ARM的AHB BusMatrix, 可配置端口数目, 生成verilog源代码;
AXI矩阵
02-17
AXI矩阵
BusMatrix生成脚本
09-02
ARM-design_start总线矩阵生成脚本
STM32图像流压缩前置方案：JPEG编码前处理的4步高效流程设计
# STM32图像采集与流处理的高效架构设计 在智能家居、工业监控和边缘计算设备日益普及的今天，如何让嵌入式系统“看得清”、“反应快”，已成为硬件开发者面临的核心挑战之一。STM32系列微控制器凭借其强大的外设...
CortexM3与CortexM0的bus matrix
北枫凉的博客
05-09 2997
以下都是自己的理解，如有错误希望大家指正，感激不尽~ 目录 Cortex M0 处理器内部的bus matrix 处理器外部的busmatrix Cortex M3 处理器内部的bus matrix 处理器外部的bus matrix Cortex M0 处理器内部的bus matrix The processor contains a bus matrix that arbitrates the processor core and optional Debug Access Po
杂记：Atmel sama5d3 Bus Matrix (MATRIX)
jun7118的博客
07-21 2427
Bus Matrix (MATRIX) 概述 MATRIX实现了多层ahb，基于ahb-lite协议，使能多主控ahb和从ahb可以同时运作 最多有16个主控，16个从 正常的延迟是一个周期，没有延迟的情况是从控已经与默认主控相连了 MATRIX与aph相适应 sama5d3的MATRIX有15个主控，各个互不影响，当然是连接不同的从控时候 每个主控有自己的解码器，有相同的解
AXI互联矩阵
yundanfengqing_nuc的专栏
05-12 5692
AXI协议严格的讲是一个点对点的主从接口协议，当多个外设需要互相交互数据时，我们需要加入一个AXI Interconnect模块，也就是AXI互联矩阵，作用是提供一个或多个AXI主设备连接到一个或多个AXI从设备的一种交换机制（有点类似于交换机里面的交换矩阵）。这个AXI Interconnect IP核最多可以支持16个主设备、16个从设备，如果需要更多的接口，可以多加入几个IP核。 AXI Interconnect基本连接模式有以下几种：  N-to-1 Interconnect  to...
高级高性能总线（Advanced High-performance Bus, AHB）
Starry__的博客
03-18 6329
目录1. 介绍单一Manager例子2. 信号描述2.1. Manager2.2. Subordinate2.3. Interconnect 针对AHB进行介绍 1. 介绍 主要针对高效率、高频宽及快速系统模块所设计的总线，可以连接如微处理器、芯片或芯片外的内存模块和直接存储器访问（Direct Memory Access, DMA）模块等。 最常见的AHB从属设备包括内存设备、外部存储接口（External Memory Interfaces, EMIF）和高带宽外设。 而对于低带宽外设来说，通常驻留在
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值