- 博客(23)
- 收藏
- 关注
RSS订阅原创 数字IC设计之低功耗设计
低功耗设计采取的常用方法就是添加时钟门控；还有减少信号的翻转；这是目前了解到的低功耗设计的方法；芯片的功耗是一个非常重要的指标，可以说是功耗越低越好（当然不可能无限低）；
2025-04-05 12:24:55
143
原创 数字IC验证之SV
设计需懂验证，验证也需懂设计，而且设计竞争太激烈了，验证就业会更容易一点，待遇也差不多，同时验证的技能书相较于设计更加通用，遂产生学一点验证技能，主要是为了给前面设计的模块：AHB2APB、异步FIFO进行验证；验证最常用的就是system verilog，可以将Verilog视为sv的子集，sv很多都是行为描述，有极其丰富的内建函数，用于仿真调试验证；接下来的记录就是学习那本绿皮书SV的笔记；
2025-03-31 13:22:39
475
原创 数字IC设计之SOC
SOC：system on chip，即片上系统，最简单的一个SOC就是cpu通过AMBA总线挂载一些外设，和MCU差不多；由于全部逻辑都做在一个die上，所以工艺要相同，面积缩小、性能提升的同时会导致成本倍数的增加；
2025-03-30 22:56:34
382
原创 数字IC设计之spygalss入门
spyglass是synopsys旗下的一款用于跨时钟域检查的软件（这只是其中功能之一），spyglass在业界用于RTL 的sign off；一共有四大功能模块：spyglass-DFT、spyglass-CDC（这是本次学习的重点）、spyglass-constraints、spyglass-power（可做低功耗检查）；
2025-03-30 16:08:08
710
原创 数字IC设计之跨时钟域
因为数据变化不是突然的，会呈现一个斜线，如图。建立时间和保持时间的目的是为了不要人时钟去采样到斜线上了，斜线上的采样数据是未知的，无效的；斜率于运放的压摆率有关；平时谈亚稳态都是对于异步电路而言，为什么同步电路很少谈到亚稳态呢？难道说同步电路不会出现亚稳态吗？答案是同步电路也会出现亚稳态，但是一般在同一个时钟下，综合器都是很智能的，在综合的时候会自己检查时序，如果不满足建立时间的话，就采用一些延时更小的器件，如果不满足保持时间，就加点buffer；
2025-03-25 23:04:49
964
原创 数字IC设计之RISCV处理器
RISCV即精简指令集，与之相对应的有ARM的指令集，其中RISCV的指令集特点是具有模块化；RV32代表32位的指令集，RV64代表64位的指令集；其中后面还会加上各个模块；最基本的就是RV32I，这就是一个32位的整数指令集，是最简单最基本的一个指令集；
2025-03-22 15:51:28
859
原创 数字IC设计之verilog
通过specify-endspecify来约定pin-to-pin的延时，写法和例子中一样，去描述路径，其综合时候不管，直接忽略，仿真验证的时候才看它；专用的参数定义关键字：specparam，相当于localparam，只能在这个specify中使用，不能被defparam重载，要在其他模块中重载要定义为parameter；
2025-03-22 10:22:12
977
原创 数字IC设计之FIFO
单端一个数据端口，无法同时读写伪双端一个读端口，一个写端口真双端两个端口，每个端口都可以独立读写一般来说还是伪双端用得比较多，就把ram当一个缓存，一个读写存储器；先来看一看FIFO常用的存储介质，伪双端口ram；宽度为8，深度16：dataaddress0x004'b00000x014'b0001...........0x154'b1111对于这样的一个ram，其框图如下这就是最简单的一个伪双端ram，仅实现读写功能，没有加入其他控制信号；
2025-03-20 13:10:39
401
原创 数字IC设计（9）之AHB2APB桥设计
就是这样一个系统，从机模型的设计和mux的设计在APB总线那一节讲了，所以本章就主要是讲桥怎么设计，后面有时间会学学具体的从机，比如看门狗，定时器之类的设计，因为这些也是做MCU必要的外设，我以后打算从事MCU的设计；学习这个主要是为了构建整个APB sub-system；为什么ahb叫system，到apb这儿我就叫他sub-system呢。因为啊，apb基本都是依附于ahb下面的，所以叫做一个子系统；我们需要设计的就是那个红框框；
2025-03-10 23:10:44
587
原创 数字IC设计（8）之AHB-Lite总线（持续更新）
AHB总线全称Advanced High-performance Bus，意为先进高性能总线。推出该总线的目的是补充APB总线在性能上的不足，APB总线适合挂载低速外设，所以AHB总线用来挂载高性能的外设，这样子可以分工合作，节约资源。AHB总线可以实现多主多从的连接，此时需要设计仲裁机和matrix（矩阵），AHB-Lite一般用于一主多从，此时则不需要仲裁机和matrix，但是也可以用AHB-Lite来实现多主多从，就是设计多个layer，每个layer是一主多从，再把各个layer连起来；
2025-03-07 23:15:24
2021
原创 数字IC设计学习（6）之gvim
v 可视-字符操作，从光标起始位置选中至光标结束位置。Ctrl+q 可视-块操作，根据光标移动按列选择内容。V 可视-行，根据光标移动选择整行。d0 删除从光标位置到行首的内容，包括换行符。:wq 保存当前窗口文件并关闭当前窗口。10k 光标向上移动10行，其他方向键同理。:10之后按Enter 跳转至第十行。y是复制所选，yy复制整行，p是粘贴。Ctrl加p，显示上文相似名称列表。命令模式gg回到代码的开头。:-10 光标向上移动十行。0是回到行首，空白处不管。
2025-02-23 17:58:46
630
原创 数字IC设计学习记录（5）之verdi
Verdi是synopsys（新思）旗下的一款用于数字IC验证与调试的工具，可以查看波形进行debug，还可以看覆盖率等。
2025-02-21 17:30:10
818
原创 随记，有时候看到有用的知识了，就先记下来，有时间再整理
irun，这是一款cadence旗下的数字IC设计软件，可以对verilog进行编译调试等功能。
2025-02-21 17:07:58
158
原创 资料推荐，书籍，博主
其中拉扎维的更为基础系统，前面有部分篇幅介绍mos管的基础特性，艾伦就更偏电路设计一些。PDF贴在文章下面。个人觉得这个实例还是非常有用的，在群里面下的，可惜没用着。这个不敢贴网上，怕侵权，需要的联系私发吧。这里先记录一下学习模拟IC的资料，因为以前学过一段时间的模拟，后面才转数字。资料都是在网上EETOP，Z-librariy，还有混迹各大QQ群蹭的。介绍Cadence的操作以及仿真的，B站的“闹钟不要叫醒我”，“赵四火”介绍各种电路设计的，“鳌中堂讲电路”，非常厉害的大佬，讲得非常非常好！
2025-02-17 12:36:04
501
4
原创 数字IC学习记录（4）之VCS
记录自己学习VCS的过程，数字前端常用的EDA工具，Spyglass（用于语法检查），VCS（用于对Verilog和sv进行编译），全称为Verilog Compiler Simulator，编译完之后会生成Simv仿真文件，可通过VCS进行波形仿真生成fsdb波形文件，也可以通过Verdi（查看波形进行调试）。
2025-02-16 09:31:50
631
原创 数字IC学习记录（3）之AMBA总线的APB总线
AMBA总线全称Advanced Microcontroller Bus Architecture，即高级微控制器总线架构，是由ARM公司推出的一种总线架构，目前应用最广的AMBA2.0，其内包括着AHB、ASP、APB，我目前学习的也是AHB和APB，其中AHB总线速度更快，较APB更加复杂。
2025-02-16 09:26:09
900
原创 数字IC学习记录（2）SVN，持续记录
SVN，即subversion，是一种版本管理器。在下载SVN之前，可先检查您的虚拟机是否已经安装了SVN。上面这命令行可以查看你虚拟机的SVN版本。中间就是两个-，不知道为什么上面显示是错开的。
2025-02-14 11:54:08
147
原创 数字IC学习记录（1）Linux,持续记录
昨天操作Linux的时候，遇到了root权限，需要输入密码，敲击键盘之后，屏幕没有反应，开始以为是输入故障，后面经查阅之后，是开启了隐藏模式。现在开始以优快云文章的形式开始记录自己的数字IC学习之路。本篇文章是记录数字IC设计需要用到的Linux操作以及问题。
2025-02-14 11:33:48
199
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人