目录 1. baud_clk_gen 1.1. 代码 2. spi_master 2.1. IDLE:等待写入 2.2. WAIT_CS:等待选通 2.3. TRANS:传输 (CPOL ^ CPHA == 0)时 (CPOL ^ CPHA == 1)时 2.4. FIFO_WRITE:写入FIFO 2.4. 代码 好了确认完整个框架之后,就可以开始SPI的逻辑设计了,还是先设计好再写代码!!!! 1. baud_clk_gen 这个就单纯的根据波特率分频出一个sck时钟,所以比较容易,不解释 还是注意baud_cnt可能取不刀BAUD_CNT_END这个细节。 1.1. 代码 module baud_clk_gen#( parameter BAUD_RATE = 12500000, parameter CPOL = 0, parameter CLK_FREQ = 50000000