串行外设接口（Serial Peripheral Interface, SPI）逻辑设计部分 - spi_slave

已于 2022-05-23 23:17:25 修改
阅读量2.1k 收藏 12
点赞数 2
CC 4.0 BY-SA版权
分类专栏： 标准总线接口协议 文章标签： fpga开发 数字IC IC验证 stm32 arm
于 2022-05-18 21:15:20 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Starry__/article/details/124851321
本文详细探讨了SPI Slave的逻辑设计，重点在于没有握手信号的情况下如何确保数据传输的可靠性。分析了在片选信号(csn)为1和0时的传输情况，以及不同CPOL和CPHA设置下的时序。文章还提到了信号复位问题及其解决方案，并强调了设计时画波形的重要性。

目录

先设计再写代码！先设计再写代码！先设计再写代码！

设计时候要画波形！画波形！还是TMD画波形！

spi slave最大的难度在于它是一个slave，但是与spi master之间没有握手信号，这就导致每次与spi master之间作数据交换的时候，spi slave可能还没准备好，数据传输的可靠性不行，这也是SPI本身的缺陷。

片选信号拉低表示数据传输开始，可是如果此时spi还没有把上一次传输的数据输出、或是这次发送给spi master的数据还没有准备好，就会产生意料不到的情况。

spi slave是否开启传输，这就是spi slave的两种状态，奇葩的是这两种状态的转换是spi master控制的，而且开启传输的时刻spi slave未知。对，咱们要基于这样的状态机对spi slave进行设计。

当spi slave 检测到 被片选中后，可以用计数器计算什么时候这次传输结束。

在这里插入图片描述

1. (csn == 1’b1) 时

此时不发生传输，spi slave 可以与用户端进行数据交换，但是csn随时都可能拉低，这里咱们计算一下spi slav

了解本专栏 订阅专栏 解锁全文 超级会员免费看
SPI协议的数据读写实现(spi_slave)
耐心的小黑的博客
10-19 6061
一、SPI协议介绍 SPI协议详解 二、程序设计 该模块接收8路16bit的数据信号ave1---ave8，以及标志数据有效的信号ave_valid； 该模块作为SPI的slave端，可以通过spi_miso将ave数据发送出去；也可以通过spi_mosi接收master端发送来的数据，并将数据再通过godata发送出去； 该模块采用的是模式0：CPOL = 0，CPHA = 0； 该模块可以接收两种命令：读命令COMMAND_READ = 8'hA5、写命令COMMAND_WRITE = 8'H5A；
串行外设接口（Serial Peripheral Interface, SPI）逻辑设计部分 - spi_master
Starry__的博客
05-16 1741
目录1.baud_clk_gen2. spi_master3. spi_slave4. spi5. spi_tb 1.baud_clk_gen 2. spi_master 3. spi_slave 4. spi 5. spi_tb
SPI_Slave.v
06-23
描述： SPI（串行外设接口）从机基于输入配置创建从机。在 MOSI 上一次接收一个字节还将在 MISO 上一次推出一个字节数据。任何有关输入字节的数据都将在 MISO 上运出。保持CS_n时，支持每个事务多个字节交易期间较低。 注意：i_Clk必须至少比i_SPI_Clk快 4 倍MISO 在未通信时是三态的。允许多个同一接口上的 SPI 从机。 参数：SPI_MODE，可以是 0、1、2 或 3。
FPGA学习之SPI通讯--MASTER以及SLAVE端数据收发
qq_39853679的博客
03-03 2797
1、MASTER端SPI代码：配置为模式0，一次传输8bit数据，可实现数据的收发；sclk，cs信号均由MASTER端产生。 2、SLAVE端SPI代码：配置为模式0，一次传输8bit数据。
STM32之七：SPI通信
最新发布
guaizaiguaizai的博客
07-14 2696
SPI（Serial Peripheral Interface）通信是一个全双工、同步，可以一主多从的一种串行通信协议，该通信模式需要4根线，分别是MISO\MOSI\CLK\CS，广泛用于微控制器与各种外围设备（如传感器、存储器、显示器等）之间的数据交换。
SPI SLAVE
cm6666666的博客
11-09 2379
SPI模块基本设计都是master/slave一体，可以减少IO的占用。master接口设计，比较简单因为SPI模块自己是发起方，数据发送和接收的SPISCLK是自主可控的。但是，SPI当slave接口时，spi_sclk来自芯片外部的master。因此，高速模式时，对系统时钟sysclk和spi_sclk有要求，它会涉及到几个问题，1、带宽；2、首字节如何发送；3、后续字节如何发送。 1、带宽 现在我们用的很多ST的MCU芯片SPI主从接口都是叫SSP，它的问题是master模式可以做到很高速度。但是s
Spi_slave_spislave_spi_slave_
09-29
SPI_slave从机模块，仅供参考，实际测试OK， 为什么要写那么多字的描述，真的是醉了。。。。
嵌入式硬件协议: SPI串行外设接口 Serial Peripheral Interface
e.g.:
04-26 1982
串行外设接口（SPI）是一种接口总线，通常用于在微控制器和小型外设（如移位寄存器、传感器和SD卡）之间发送数据。它使用单独的时钟和数据线，以及一条选择线来选择要与之通信的设备。 异步TX RX 首先我们要知道具有TX和RX线路的通用串行端口称为“异步”（非同步），因为无法控制何时发送数据或保证双方以完全相同的速率运行。由于计算机通常依赖于将所有内容同步到单个“时钟”（连接到驱动所有内容的计算机的主晶体），因此当时钟略有不同的两个系统尝试相互通信时，这可能是一个问题。 要解决此问题，异步串行连接会向每个字节添
串行外设接口（Serial Peripheral Interface, SPI）
Starry__的博客
05-14 3861
目录1. 功能介绍1.1. 全双工 串行 同步波特率1.2. 工作模式Master/Slave Select Register（MSTR）Clock Polarity（CPOL）与 Clock Phase（CPHA）2. 架构3. 逻辑设计4. 测试 《SPI Block Guide V04.01, Motorola, Inc》 《FPGA Verilog开发实战指南——基于Altera EP4CE10》 1. 功能介绍 串行外设接口（Serial Peripheral Interface, SPI）
spi-slave-mode.rar_spi slave_spi_slave
09-19
SPI（Serial Peripheral Interface）是一种常见的串行通信接口，被广泛应用于微控制器和其他外围设备之间进行数据传输。在SPI通信中，通常有主设备（Master）和从设备（Slave）两种角色。标题“spi-slave-mode.rar_...
SPI Slave接口 Verilog
07-17
SPI Slave接口，实现与外部控制器的接口。实现外部SPI口到逻辑内部寄存器模块接口的转换
SPI slave 程序
09-09
SPI_slave verilog 代码，很好的spi开发例子
spi_slave_spiverilog_spi_verilogSPISLAVE_
10-02
verilog 实现SPI 传输功能。实现从机功能。已经仿真实现功能。
SPI SLAVE从机代码 蓝色小开发板 NSS硬件置位被片选
09-22
我测试通过，STM32F1系列SPI DMA发送和接收，SCK可达18MHZ，在线烧写时先烧写主机以保证NSS置高。
ESP32 学习笔记（九）SPI - SPI Slave
热门推荐
InfiniteYuan
08-13 1万+
SPI Slave driver 概述 SPI0 专用于闪存缓存，ESP32 用于将连接的 SPI 闪存设备映射到存储器中。 SPI1 连接到相同的硬件线.ESP32有四个SPI外围设备，称为SPI0，SPI1，HSPI和VSPI。 SPI0用于写入闪存芯片。 HSPI和VSPI可以免费使用，通过spi_slave驱动程序，这些可以用作SPI从设备，由连接的SPI主设备驱动。 spi_sla...
SPI Slave端口及测试代码
I have a adream
12-21 5678
//SPI_SLAVE.v //SPI从端接口 //SPI的数据线上，高位数据先发 //2010-12-20 /* SPI从模块接受端 在iCS_N为低电平时，每一个iSCLK信号上升沿到来时，从iMOSI端口接受一位数据 当接收一个字节的数据后，oDATA端口输出数据，同时oEN置高电平，表示当前oDATA端口的数据为有效数据 */ module SPI_SLAVE(     iCLK,    //全局时钟     iRST_N,    //
spi slave
Sun19910114的专栏
05-21 1325
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 20:01:22 03/10/2009 // Design Name: // Modul
SPI通信之Slave 不受长度限制通信
DreamStreaking的博客
07-01 1662
最近在做两个MCU通过SPI口通信项目，以前大多数情况是使用SPI的master功能，今天在使用slave DMA传输数据时遇到一些，现将问题及关键点记录下来，为了以后避坑。MCU为两个STM32F4系列； ST官网标准库中有两个board SPI通信例子，但是它的master和slave都是固定长度的收发数据。SPI的通信由master控制传输速率、字节长度。但slave在最初并不清楚每次传输数据的长度，并且就算事先双方约定一个固定长度，每次总是按照固定长度收发数据，但存在一种可能即时钟信号如何受到干扰
Spi Slave代码及注释
NovaWay
07-20 3043
Spi Slave代码及注释 // An highlighted block module spi_slave ( input clk_in, input rst_n, input sclk, input mosi, input cs, output reg miso, output [4:0] address_reg, output rd_wr_mark,//1read 0wr input [15:0] data_rd, o
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值