UVM：寄存器模型 访问

已于 2025-07-25 00:19:03 修改
阅读量2.2k 收藏 22
点赞数 6
CC 4.0 BY-SA版权
分类专栏： 数字IC验证方法学 文章标签： 数字IC IC验证
于 2022-03-13 14:03:03 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Starry__/article/details/123458564
本文详细介绍了UVM中寄存器模型的前门访问，包括写实际值（write, set, update）、读实际值（read, mirror, get）、预测（predict）以及前门访问流程。前门访问遵循总线协议，涉及期望值、镜像值和实际值的同步。通过uvm_reg_map::set_auto_predict启用自动预测，uvm_reg_predictor组件用于处理总线上的操作以更新期望值和镜像值。" 119010583,7415396,AWS EC2启用EBS加密实战指南,"['AWS', '云安全', '加密技术', '服务器管理']

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

目录

1. 访问方式

有了模型了，那么如何对寄存器模型进行访问以实现对dut的硬件寄存器进行访问呢？包括两种访问模式，前门访问与后门访问

前门访问和后门访问最大的区别就在于是否通过HDL接口访问寄存器。

前门访问是指按照协议的时序来访问，例如APB、AXI-Lite等，需要消耗仿真时间。

后门仿真指通过模块层次索引寄存器变量，直接获取寄存器的值，不经过接口所以读写数据不占用仿真时间。

如下表

项目 前门访问 后门访问
访问方式 总线协议 UVM DPI
时序 依赖协议时序，消耗仿真时间 直接读取，不消耗仿真时间
功能 按字（32bit）读写，不可读写寄存器域 可对域读写
预测 检测总线作预测 auto prediction

1.1. 前门访问

前门访问需要经过与dut的interface来仿真寄存器。

了解本专栏 订阅专栏 解锁全文 超级会员免费看
[UVM]图解UVM寄存器訪問方法（Register Access Methods）
元直的博客
05-15 2765
寄存器訪問方法（Register Access Methods） 前言：UVM的寄存器抽象层(RAL)提供了几种访问寄存器的方法。这篇文章将解释注册表访问方法是如何工作的。在寄存器抽象中，我们介绍了RAL的概述并解释了如何定义寄存器。在这篇文章中，我们将介绍如何访问寄存器。 一、Summary 下表总结了每个方法如何更新register-field对象的属性。 Method m_reset ["HARD"] v...
UVM：寄存器模型 应用
Starry__的博客
03-14 1981
目录1. 高可读性2. 多种验证方法2.1. 内建验证 reg_sequences部分源码禁止域名 uvm_resourece_db#(bit)::set()2.2. 手动验证随机化与set、update使用mirror维护 寄存器模型3. 快速获取 dut寄存器值3.1. 功能覆盖率 最后的一部分内容，我们讨论如何检查寄存器模型对不对，以及如何使用寄存器模型惠及验证平台， 1. 高可读性 这个优势是我们一开始就提出来的，也是显而易见的。 例如，没有寄存器模型时，我们的读写是这样式的： class mcd
UVM--寄存器访问方法
思想开化的冰块博客
12-16 6426
前/后访问寄存器访问方法1.1.前门访问1.2. 后门访问1.2.1.访问前的地址映射1.2.2.后门访问1.3.前/后门访问的比较 寄存器访问方法 在没有寄存器模型之前，只能启动 sequence 通过前门（FRONTDOOR）访问的方式来读取寄存器，局限较大，在 scoreboard（或者其他 component ）中难以控制。而有了寄存器模型之后，scoreboard 只与寄存器模型打交道，无论是发送读的指令还是获取读操作的返回值，都可以由寄存器模型完成。 有了寄存器模型后，可以在任何耗费时间的pha
UVM——RAL模型运用之二（前/后门访问、寄存器值跟踪方式）
Mr.翟的博客
05-10 6490
文章目录一、两种寄存器访问方式1.1.前门访问1.2. 后门访问1.2.1.访问前的地址映射1.2.2.后门访问1.3.前/后门访问的比较二、两种跟踪寄存器值的方法——prediction2.1.自动预测（auto prediction）2.2.显式预测 一、两种寄存器访问方式   利用寄存器模型可以更方便的对寄存器进行操作。两种访问寄存器的方式是前门访问（front-door）和后门访问（bac...
UVM——寄存器模型相关的一些函数
m0_38037810的博客
09-25 2421
0. 引言 　　在UVM支持的寄存器操作中，有get、update、mirror、write等等一些方法，在这里整理一下他们的用法。 　　寄存器模型中的寄存器值应该与DUT保持同步，但是由于DUT的值是实时更新的，所以寄存器模型并不能实时知道这种更新，在寄存器模型中专门有个值来尽可能与DUT中寄存器的值保持一致，叫镜像值（mirrorred value）。寄存器模型中还有一个值叫期望值（res...
UVM-寄存器模型
LittleBee
02-07 2020
UVM寄存器模型学习总结
uvm验证寄存器模型生成工具
04-28
生成的UVM寄存器模型会遵循UVM的组件结构，包括寄存器层（register_block）、寄存器层（reg）和字段层（field）。这些组件可以方便地集成到UVM验证环境中，与其他验证组件（如代理、驱动、监控器和覆盖率模型）协同...
UVM_8：寄存器模型RAL
weixin_45159924的博客
07-06 1575
寄存器模型作为验证的重要部分，通过使用寄存器模型对总线做访问，代替直接从总线访问寄存器，寄存器模型与寄存器保持同步，通过寄存器模型更新寄存器，提高了测试用例的复用性。提供了后门访问寄存器的方式，从而不耗时地访问寄存器的值。...
UVM实战_5_UVM中的寄存器模型
weixin_61103637的博客
01-13 1776
本章节主要介绍UVM实战第7章寄存器模型的内容通常来说，DUT中会有一组控制端口，通过控制端口，可以配置DUT中的寄存器，DUT可以根据寄存器的值来改变行为，这组控制端口就是寄存器配置总线。暂时以uvm实战附录B代码为例，后续要改成apb总线控制的rtl代码input clk;reg tx_en;reg invert;if(!endendif(!
uvm中寄存器设置值为什么有时用set()，有时用write()
weixin_49816194的博客
01-18 694
总体而言，这两种方式在实现上可以有一些差异，但没有严格的规定。在具体的项目或团队中，可能会有统一的编码风格或规范，因此最好查看相关文档或规范以了解最佳实践。寄存器的值，并将最低位设置为 1。
【UVM实战】 第七章 寄存器模型
weixin_44722765的博客
09-12 3942
UVM实战笔记
7.26学习记录-寄存器模型
icerZhou的博客
08-03 703
寄存器模型的初步理解
APB_timer中的寄存器模型集成——代码理解
weixin_49816194的博客
01-08 1667
而对于传到bus上也需要用bus的sequencer进行和drv的传递，所以三者是要关联的，这样adapter才能工作。adapter、squencer、map三者的关系，首先需要在环境（一般在env层次时）需要连接三者通过。因为本身rgm充当sequence，adapter充当转换的桥梁，而rgm中因为有lock_model。调用build()函数才能创建uvm_reg，调用uvm_reg里的field等的例化配置。主要进行寄存器块rgm句柄的顶层例化，并将句柄传递给下层environment。
【UVM】AXI VIP 采用寄存器模型访问寄存器，ID 被固定为 0 的问题
热门推荐
MangoPapa
07-15 1万+
AXI VIP 作为 Master 并采用寄存器模型访问 DUT 寄存器，AXI VIP 发出的寄存器读写请求中 AWID、ARID 固定为 0，为何？咋解决？
UVM寄存器模型的使用
mute_dog的博客
06-30 3656
通信中通常分为控制数据和其它数据。在DUV中使用寄存器控制。其它component在通过启动seq读写总线数据非常麻烦。通过建立寄存器模型将读写总线数据任务实现。建立需要实例化寄存器和在寄存器中实例化寄存器域段并进行相关配置（寄存器域段的读写类型、复位值、宽度。最低位位置、寄存器的偏移地址等）寄存器模型启动的seq会产生uvm_reg_bus_op变量，需要adapter来转换。adapter中定义reg2bus和bus2reg。......
[UVM] ral model 中的write和read
lbt_dvshare的博客
09-07 8164
在使用ral model时，会用到write 和read 操作，今天就讲一下~~ 首先讲一下task write & read： virtual task write (output uvm_status_e status, input uvm_reg_data_t value, i...
(26)UVM 寄存器访问方式
数字IC小白的日常修炼
11-23 2853
UVM 寄存器访问方式 文章目录UVM 寄存器访问方式前门访问前门访问示例后门访问后门访问示例前门访问与后门访问的比较前门与后门的混合应用关注作者 利用寄存器模型，我们可以更方便地对寄存器做操作。我们分成两种访问寄存器的方式，即前门访问(front-door)和后门访问(back-door)。 前门访问，顾名思义指的是在寄存器模型上做的读写操作，最终会通过总线UVC来实现总线上的物理时序访问，因此是真实的物理操作。 后门访问，值得是利用UVM DPI(uvm_hdl_read()、uvm_hdl_depo
寄存器访问方法
借问众神明的博客
03-26 1774
本文转载自UVM糖果爱好者教程 - 16.寄存器访问方法 UVM的寄存器抽象层（RAL）提供了几种访问寄存器的方法。 这篇文章将解释寄存器访问方法的工作原理。 在Register Abstraction中，我们介绍了RAL的概述并解释了如何定义寄存器。 在这篇文章中，我们将介绍如何访问寄存器。 uvm_reg_field的属性在深入了解寄存器访问方法之前，让我们看看如何存储寄存器值。 如寄存器抽象中所示，uvm_r
uvm的寄存器模型访问是如何动态拼接路径名
最新发布
07-17
<think>首先，用户的问题是关于UVM寄存器模型的："UVM register model how to dynamically concatenate path names during access"。这涉及到在UVM寄存器模型访问时动态拼接路径名。 我需要参考系统级指令：所有行内数学表达式用$...$，独立公式用$$...$$，LaTeX语法正确，使用中文回答，生成相关问题，并在回答中引用的段落末尾添加引用标识。 用户提供了三个引用： - 引用[1]：关于UVM寄存器模型的介绍和优势。 - 引用[2]：UVM寄存器模型的使用，包括访问流程和API。 - 引用[3]：UVM寄存器模型的实现步骤。 用户的问题焦点是"动态拼接路径名"，意思是访问寄存器时如何动态地构建寄存器的路径名。例如，在测试中，可能需要根据条件动态选择寄存器或块。 关键点： - 在UVM寄存器模型中，寄存器、字段和块都有层次结构。 - 访问寄存器时，通常通过路径名来指定寄存器。 - 动态拼接可能涉及使用字符串操作或UVM提供的机制。 从引用中提取相关信息： - 引用[2]提到：当调用寄存器的write()任务时，会产生uvm_reg_item，然后通过uvm_reg_map和adapter处理。这涉及到路径映射。 - 引用[3]讨论如何建立寄存器模型和adapter。 在UVM中，路径名通常是静态定义的，但可以通过编程方式动态构建。例如： - 使用`uvm_reg_block::get_reg_by_name()`或类似方法，通过名字字符串获取寄存器句柄。 - 然后使用该句柄调用访问方法如read()或write()。 所以，动态拼接路径名可能意味着： 1. 构建字符串路径，如"block.subblock.register"。 2. 使用这个字符串获取寄存器对象。 3. 然后进行访问。 步骤： 1. 定义寄存器模型时，每个寄存器和块都有名字。 2. 在测试中，可以使用`uvm_reg_block::get_block_by_name()`或`get_reg_by_name()`来获取对象。 3. 这些方法允许动态指定路径名。 例如： - 假设有一个顶层块top_block，它包含子块sub_block，子块包含寄存器reg1。 - 静态访问：top_block.sub_block.reg1.read(status, data); - 动态访问：先构建路径字符串，如"top_block.sub_block.reg1"，然后调用get_reg_by_name()。 在UVM中，`uvm_reg_block`有方法： - `get_reg_by_name(string name)`: 返回指定名字的寄存器。 - 类似地，有`get_field_by_name()`等。 因此，动态拼接路径名： - 在运行时，构建一个完整的路径字符串。 - 使用get方法获取对象。 - 然后调用访问API。 回答结构： 1. 解释UVM寄存器模型的基本概念。 2. 描述如何动态拼接路径名。 3. 提供示例代码。 4. 添加引用标识。 5. 生成相关问题。 使用中文回答。 示例代码：由于是UVM，用SystemVerilog或类似语言。 最终，生成相关问题。</think>### UVM寄存器模型中动态拼接路径名的访问方法 在UVM（Universal Verification Methodology）寄存器模型中，动态拼接路径名是一种在运行时根据条件（如测试配置或随机化结果）构建寄存器或块的完整路径，并执行访问（读/写）的技术。UVM寄存器模型（也称为UVM RAL）通过层次化结构管理寄存器，每个寄存器、字段或块都有唯一的路径名（例如`top_block.sub_block.reg1`）。静态访问时路径名是硬编码的，但动态拼接允许更灵活的测试场景，例如在循环中遍历多个寄存器或根据环境变量选择路径[^2]。 #### 动态拼接路径名的核心机制 UVM提供了内置方法从根块（root block）开始查询和获取寄存器对象，这些方法支持通过字符串路径名动态访问： - **`uvm_reg_block::get_reg_by_name()`**：根据路径名字符串获取寄存器句柄。 - **`uvm_reg_block::get_field_by_name()`**：根据路径名字符串获取字段句柄。 - **`uvm_reg_block::get_block_by_name()`**：根据路径名字符串获取子块句柄。 动态拼接的关键步骤： 1. **构建路径名字符串**：在运行时，使用字符串操作（如SystemVerilog的`$sformatf`）拼接路径。路径名格式通常是`"block_name.reg_name"`或`"block_name.sub_block_name.reg_name"`。 2. **获取寄存器对象**：调用`get_reg_by_name()`等方法，传入拼接好的路径名，返回寄存器句柄。 3. **执行访问操作**：使用句柄调用`read()`或`write()`方法，通过UVM寄存器模型的访问流程（包括adapter和predictor）完成总线事务[^2][^3]。 #### 示例代码 以下SystemVerilog代码演示如何动态拼接路径名并访问寄存器。假设有一个UVM寄存器模型，其中顶层块名为`ahb_block`，包含子块`sub_block`，子块中有一个寄存器`ctrl_reg`。 ```systemverilog // 在UVM测试序列（uvm_sequence）中动态访问寄存器 class dynamic_reg_access_seq extends uvm_sequence; uvm_reg_model reg_model; // 寄存器模型句柄 task body(); uvm_status_e status; uvm_reg_data_t data; string reg_path; // 用于动态拼接路径名 // 动态构建路径名：例如基于测试条件选择寄存器 if (some_condition) begin reg_path = "ahb_block.sub_block.ctrl_reg"; // 静态路径示例 end else begin // 动态拼接：使用变量构建路径 string block_name = "sub_block"; string reg_name = "status_reg"; reg_path = $sformatf("ahb_block.%s.%s", block_name, reg_name); end // 获取寄存器句柄 uvm_reg target_reg = reg_model.get_reg_by_name(reg_path); if (target_reg == null) begin `uvm_error("REG_ACCESS", $sformatf("Register %s not found", reg_path)) return; end // 执行写操作：动态路径名访问 target_reg.write(status, 32'hFF, .parent(this)); // 执行读操作 target_reg.read(status, data, .parent(this)); endtask endclass ``` #### 关键注意事项 1. **路径名格式**：路径名必须与寄存器模型中的层次结构完全匹配（区分大小写）。UVM内部使用点号（`.`）分隔层级，例如`"top.sub.reg"`[^2]。 2. **错误处理**：如果路径名无效，`get_reg_by_name()`返回`null`，需添加错误检查避免运行时崩溃。 3. **性能影响**：动态拼接比静态访问稍慢，因为涉及字符串处理和查询，但在复杂测试中灵活性优势明显[^1]。 4. **与adapter集成**：动态访问仍通过`uvm_reg_adapter`转换为总线事务，确保预测器（predictor）能更新镜像值（mirrored value）[^2][^3]。 通过动态拼接路径名，测试序列可以适应可配置的DUT（Design Under Test）寄存器映射，提升测试平台的可重用性[^1][^3]。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值